Intel Cyclone 10 Native FloatingPoint DSP FPGA IP

Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់
ការកំណត់ប៉ារ៉ាម៉ែត្រ Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP
ជ្រើសរើសប៉ារ៉ាម៉ែត្រផ្សេងគ្នាដើម្បីបង្កើតស្នូល IP ដែលសមរម្យសម្រាប់ការរចនារបស់អ្នក។
- នៅក្នុង Intel® Quartus® Prime Pro Edition បង្កើតគម្រោងថ្មីមួយដែលកំណត់គោលដៅឧបករណ៍ Intel Cyclone® 10 GX ។
- នៅក្នុងកាតាឡុក IP ចុចលើបណ្ណាល័យ ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP ។
កម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រ IP Core IP របស់ Intel Cyclone 10 GX Native Floating-Point DSP បើក។ - នៅក្នុងប្រអប់ New IP Variation បញ្ចូលឈ្មោះ Entity ហើយចុច OK ។
- នៅក្រោមប៉ារ៉ាម៉ែត្រ ជ្រើសរើសគំរូ DSP និង View អ្នកចង់បានស្នូល IP របស់អ្នក។
- នៅក្នុងប្លុក DSP Viewបិទបើកនាឡិកា ឬកំណត់ឡើងវិញនៃការចុះឈ្មោះដែលមានសុពលភាពនីមួយៗ។
- សម្រាប់ Multiply Add or Vector Mode 1 ចុចលើ Chain In multiplexer ក្នុង GUI ដើម្បីជ្រើសរើសការបញ្ចូលពី chainin port ឬ Ax port។
- ចុចនិមិត្តសញ្ញា Adder ក្នុង GUI ដើម្បីជ្រើសរើសការបូក ឬដក។
- ចុចលើ Chain Out multiplexer នៅក្នុង GUI ដើម្បីបើក chainout port។
- ចុចបង្កើត HDL ។
- ចុច Finish ។
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP ប៉ារ៉ាម៉ែត្រ
តារាង 1. ប៉ារ៉ាម៉ែត្រ
| ប៉ារ៉ាម៉ែត្រ | តម្លៃ | តម្លៃលំនាំដើម | ការពិពណ៌នា |
| គំរូ DSP | គុណ បន្ថែម
Multiply Add Multiply Accumulate Vector Mode ១ របៀបវ៉ិចទ័រ 2 |
គុណ | ជ្រើសរើសរបៀបប្រតិបត្តិការដែលចង់បានសម្រាប់ប្លុក DSP ។
ប្រតិបត្តិការដែលបានជ្រើសរើសត្រូវបានឆ្លុះបញ្ចាំងនៅក្នុង ប្លុក DSP View. |
| View | ចុះឈ្មោះ បើកការចុះឈ្មោះជម្រះ | ចុះឈ្មោះបើកដំណើរការ | ជម្រើសដើម្បីជ្រើសរើសគ្រោងការណ៍នាឡិកា ឬកំណត់គ្រោងការណ៍ឡើងវិញសម្រាប់ការចុះឈ្មោះ view. ប្រតិបត្តិការដែលបានជ្រើសរើសត្រូវបានឆ្លុះបញ្ចាំងនៅក្នុង ប្លុក DSP View. |
| បន្ត… | |||
| ប៉ារ៉ាម៉ែត្រ | តម្លៃ | តម្លៃលំនាំដើម | ការពិពណ៌នា |
| ជ្រើសរើស ចុះឈ្មោះបើកដំណើរការ សម្រាប់ ប្លុក DSP View ដើម្បីបង្ហាញគ្រោងការណ៍នាឡិកាចុះឈ្មោះ។ អ្នកអាចផ្លាស់ប្តូរនាឡិកាសម្រាប់ការចុះឈ្មោះនីមួយៗនៅក្នុងនេះ។ view.
ជ្រើសរើស ចុះឈ្មោះ Clears សម្រាប់ ប្លុក DSP View ដើម្បីបង្ហាញការចុះឈ្មោះ គ្រោងការណ៍កំណត់ឡើងវិញ។ បើក ប្រើ Single Clear ដើម្បីផ្លាស់ប្តូរគ្រោងការណ៍កំណត់ការចុះឈ្មោះឡើងវិញ។ |
|||
| ប្រើ Single Clear | បើកឬបិទ | បិទ | បើកប៉ារ៉ាម៉ែត្រនេះប្រសិនបើអ្នកចង់កំណត់ឡើងវិញតែមួយដើម្បីកំណត់ឡើងវិញនូវការចុះឈ្មោះទាំងអស់នៅក្នុងប្លុក DSP ។ បិទប៉ារ៉ាម៉ែត្រនេះដើម្បីប្រើច្រកកំណត់ឡើងវិញផ្សេងគ្នាដើម្បីកំណត់ការចុះឈ្មោះឡើងវិញ។
បើកសម្រាប់ clear 0 នៅលើការចុះឈ្មោះលទ្ធផល; បិទសម្រាប់ clear 1 នៅលើការចុះឈ្មោះលទ្ធផល។ ជម្រះ ២ សម្រាប់ការចុះឈ្មោះចូលប្រើ aclr[0] សញ្ញា។ ជម្រះ ២ សម្រាប់ការចុះបញ្ជីទិន្នផល និងបំពង់ប្រើប្រាស់ aclr[1] សញ្ញា។ ការចុះឈ្មោះបញ្ចូលទាំងអស់ប្រើសញ្ញាកំណត់ឡើងវិញ aclr[0] ។ រាល់ការចុះឈ្មោះទិន្នផល និងបំពង់ប្រើប្រាស់ aclr[1] reset signal។ |
| DSP View ទប់ស្កាត់។ | |||
| Chain In Multiplexer (14) | បើក បិទ | បិទ | ចុចលើ multiplexer ដើម្បីបើក chainin
ច្រក។ |
| Chain Out Multiplexer (12) | បិទបើកដំណើរការ | បិទ | ចុចលើ multiplexer ដើម្បីបើក chainout
ច្រក។ |
| អ្នកបន្ថែម (13) | +
– |
+ | ចុចលើ អ្នកបន្ថែម និមិត្តសញ្ញាដើម្បីជ្រើសរើសរបៀបបូកឬដក។ |
| ចុះឈ្មោះនាឡិកា
• ax_clock (2) • ay_clock (3) • az_clock (4) • mult_pipeline_cloc k(5) • ax_chainin_pl_cloc k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) • output_clock (11) • accumulate_clock (1) • accum_pipeline_cl ock (6) • accum_adder_cloc k (8) |
គ្មាន នាឡិកា 0
នាឡិកា 1 នាឡិកា 2 |
នាឡិកា 0 | ដើម្បីរំលងការចុះឈ្មោះណាមួយ បិទបើកនាឡិកាចុះឈ្មោះទៅ គ្មាន.
បិទបើកនាឡិកាចុះឈ្មោះទៅ៖ • នាឡិកា 0 ដើម្បីប្រើសញ្ញា clk[0] ជាប្រភពនាឡិកា • នាឡិកា 1 ដើម្បីប្រើសញ្ញា clk[1] ជាប្រភពនាឡិកា • នាឡិកា 2 ដើម្បីប្រើសញ្ញា clk[2] ជាប្រភពនាឡិកា អ្នកអាចផ្លាស់ប្តូរការកំណត់ទាំងនេះបានតែនៅពេលដែលអ្នកជ្រើសរើស ចុះឈ្មោះបើកដំណើរការ in View ប៉ារ៉ាម៉ែត្រ។ |
រូបភាពទី 1. ប្លុក DSP View

តារាង 2. គំរូ DSP
| គំរូ DSP | ការពិពណ៌នា |
| គុណ | អនុវត្តប្រតិបត្តិការគុណជាក់លាក់តែមួយ និងអនុវត្តសមីការខាងក្រោម៖
• ចេញ = Ay * Az |
| បន្ថែម | អនុវត្តប្រតិបត្តិការបូក ឬដកជាក់លាក់តែមួយ ហើយអនុវត្តសមីការខាងក្រោម៖ ។
• ចេញ = Ay + Ax • ចេញ = Ay – Ax |
| គុណបន្ថែម | របៀបនេះអនុវត្តការគុណជាក់លាក់តែមួយ បន្តដោយប្រតិបត្តិការបូក ឬដក និងអនុវត្តសមីការខាងក្រោម។
• ចេញ = (Ay * Az) – chainin • ចេញ = (Ay * Az) + chainin • ចេញ = (Ay * Az) – Ax • ចេញ = (Ay * Az) + Ax |
| គុណនឹងបង្គរ | អនុវត្តការគុណចំណុចអណ្តែតទឹក អមដោយការបូក ឬដកចំណុចអណ្តែតទឹក ជាមួយនឹងលទ្ធផលគុណមុន ហើយអនុវត្តសមីការខាងក្រោម៖
• ចេញ(t) = [Ay(t) * Az(t)] - ចេញ (t-1) នៅពេលប្រមូលផ្តុំ សញ្ញាត្រូវបានជំរុញខ្ពស់។ • ចេញ(t) = [Ay(t) * Az(t)] + ចេញ (t-1) នៅពេលច្រកកកកុញត្រូវបានជំរុញខ្ពស់។ • Out(t) = Ay(t) * Az(t) នៅពេលច្រកកកកុញត្រូវបានជំរុញទាប។ |
| របៀបវ៉ិចទ័រ 1 | អនុវត្តការគុណចំណុចអណ្តែតទឹក អមដោយការបូក ឬដកចំណុចអណ្តែតជាមួយនឹងការបញ្ចូលខ្សែសង្វាក់ពីប្លុក DSP អថេរពីមុន ហើយអនុវត្តសមីការខាងក្រោម៖ ។ |
| បន្ត… | |
| គំរូ DSP | ការពិពណ៌នា |
| • ចេញ = (Ay * Az) – chainin
• ចេញ = (Ay * Az) + chainin • ចេញ = (Ay * Az), chainout = Ax |
|
| របៀបវ៉ិចទ័រ 2 | អនុវត្តការគុណចំណុចអណ្តែតដែលស្នូល IP ផ្តល់លទ្ធផលគុណដោយផ្ទាល់ទៅខ្សែសង្វាក់។ បន្ទាប់មក ស្នូល IP បន្ថែម ឬដកការបញ្ចូលខ្សែសង្វាក់ពីប្លុក DSP អថេរពីមុនពី input Ax ដែលជាលទ្ធផលលទ្ធផល។
របៀបនេះអនុវត្តសមីការខាងក្រោម៖ • ចេញ = Ax – chainin , chainout = Ay * Az • ចេញ = Ax + chainin , chainout = Ay * Az • ចេញ = Ax , chainout = Ay * Az |
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Signals
រូបភាពទី 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Signals
តួលេខបង្ហាញពីសញ្ញាបញ្ចូល និងទិន្នផលនៃស្នូល IP ។
តារាងទី 3. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Signals
| ឈ្មោះសញ្ញា | ប្រភេទ | ទទឹង | លំនាំដើម | ការពិពណ៌នា |
| ពូថៅ [31:0] | បញ្ចូល | 32 | ទាប | បញ្ចូលឡានក្រុងទិន្នន័យទៅមេគុណ។ មាននៅក្នុង៖
• បន្ថែមរបៀប • មុខងារបន្ថែមច្រើនដោយគ្មានខ្សែសង្វាក់ និងខ្សែសង្វាក់ • របៀបវ៉ិចទ័រ ១ • របៀបវ៉ិចទ័រ ១ |
| ay[31:0] | បញ្ចូល | 32 | ទាប | បញ្ចូលឡានក្រុងទិន្នន័យទៅមេគុណ។
មាននៅក្នុងរបៀបប្រតិបត្តិការចំណុចអណ្តែតទឹក។ |
| az[31:0] | បញ្ចូល | 32 | ទាប | បញ្ចូលឡានក្រុងទិន្នន័យទៅមេគុណ។ មាននៅក្នុង៖
• គុណ • គុណបន្ថែម • គុណនឹងបង្គរ • របៀបវ៉ិចទ័រ ១ • របៀបវ៉ិចទ័រ ១ |
| ខ្សែសង្វាក់ [31:0] | បញ្ចូល | 32 | ទាប | ភ្ជាប់សញ្ញាទាំងនេះទៅនឹងសញ្ញាខ្សែសង្វាក់ពីស្នូល DSP IP ចំណុចអណ្តែតទឹកមុន។ |
| clk[2:0] | បញ្ចូល | 3 | ទាប | បញ្ចូលសញ្ញានាឡិកាសម្រាប់ការចុះឈ្មោះទាំងអស់។
សញ្ញានាឡិកាទាំងនេះអាចប្រើបានលុះត្រាតែការចុះឈ្មោះបញ្ចូល បញ្ជីបំពង់ ឬបញ្ជីទិន្នផលត្រូវបានកំណត់ទៅ នាឡិកា0 or នាឡិកា1 or នាឡិកា2. |
| អេណា[2:0] | បញ្ចូល | 3 | ខ្ពស់។ | បើកនាឡិកាសម្រាប់ clk[2:0]។ សញ្ញាទាំងនេះគឺសកម្ម - ខ្ពស់។
• ena[0] គឺសម្រាប់ នាឡិកា0 • ena[1] គឺសម្រាប់ នាឡិកា1 • ena[2] គឺសម្រាប់ នាឡិកា2 |
| aclr[1:0] | បញ្ចូល | 2 | ទាប | សញ្ញាបញ្ចូលច្បាស់លាស់អសមកាលសម្រាប់ការចុះឈ្មោះទាំងអស់។ សញ្ញាទាំងនេះគឺសកម្ម - ខ្ពស់។
ប្រើ aclr[0] សម្រាប់ការចុះឈ្មោះ និងប្រើប្រាស់ទាំងអស់។ aclr[1] សម្រាប់ការចុះបញ្ជីបំពង់ និងទិន្នផលទាំងអស់។ |
| កកកុញ | បញ្ចូល | 1 | ទាប | បញ្ចូលសញ្ញាដើម្បីបើក ឬបិទមុខងាររបស់ឧបករណ៍ផ្ទុក។
• អះអាងសញ្ញានេះដើម្បីបើកការផ្ដល់មតិត្រឡប់លទ្ធផលរបស់អ្នកបន្ថែម។ • បដិសេធសញ្ញានេះដើម្បីបិទយន្តការមតិកែលម្អ។ អ្នកអាចអះអាង ឬបដិសេធសញ្ញានេះក្នុងអំឡុងពេលដំណើរការ។ មានក្នុងមុខងារ Multiply Accumulate។ |
| ខ្សែសង្វាក់ [31:0] | ទិន្នផល | 32 | — | ភ្ជាប់សញ្ញាទាំងនេះទៅនឹងសញ្ញាខ្សែសង្វាក់នៃស្នូល DSP IP ចំណុចអណ្តែតបន្ទាប់។ |
| លទ្ធផល [31:0] | ទិន្នផល | 32 | — | បញ្ចេញទិន្នន័យឡានក្រុងពីស្នូល IP ។ |
ប្រវត្តិនៃការកែប្រែឯកសារ
ការផ្លាស់ប្តូរទៅ Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់
| កាលបរិច្ឆេទ | កំណែ | ការផ្លាស់ប្តូរ |
| ខែវិច្ឆិកា ឆ្នាំ 2017 | 2017.11.06 | ការចេញផ្សាយដំបូង។ |
សាជីវកម្ម Intel ។ រក្សារសិទ្ធគ្រប់យ៉ាង។ Intel, និមិត្តសញ្ញា Intel និងសញ្ញា Intel ផ្សេងទៀតគឺជាពាណិជ្ជសញ្ញារបស់ Intel Corporation ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួន។ Intel ធានាការអនុវត្តផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬការទទួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃការបញ្ជាក់ឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។ * ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានទាមទារជាកម្មសិទ្ធិរបស់អ្នកដទៃ។
ឯកសារ/ធនធាន
![]() |
Intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] ការណែនាំអ្នកប្រើប្រាស់ Cyclone 10 Native FloatingPoint DSP FPGA IP, 10 FloatingPoint ដើម DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |





