មាតិកា លាក់
1 Intel Chip ID FPGA IP Cores
2 ព័ត៌មានពាក់ព័ន្ធ
3 ការគាំទ្រឧបករណ៍
4 បន្ទះឈីបលេខសម្គាល់ Intel Stratix 10 FPGA IP Core
5 ច្រក
6 ការចូលប្រើ Chip ID Intel Stratix 10 FPGA IP តាមរយៈ Signal Tap
6.1 កំណត់ឡើងវិញនូវ Chip ID Intel Stratix 10 FPGA IP Core
6.2 ព័ត៌មានពាក់ព័ន្ធ
6.3 ការចូលទៅកាន់ Unique Chip ID Intel Arria 10 FPGA IP និង Unique Chip ID Intel Cyclone 10 GX FPGA IP តាមរយៈ Signal Tap
6.4 កំណត់ឡើងវិញនូវ Chip ID Intel FPGA IP Core
6.5 បណ្ណសារមគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Chip ID Intel FPGA IP Cores
7 ប្រវត្តិកែប្រែឯកសារសម្រាប់ Chip ID Intel FPGA IP Cores ការណែនាំអ្នកប្រើប្រាស់
8 ឯកសារ/ធនធាន
8.1 ឯកសារយោង
9 ប្រកាសដែលពាក់ព័ន្ធ

Intel-LOGO

Intel Chip ID FPGA IP Cores

Intel-Chip-ID-FPGA-IP-Core-PRODUCT

Intel® FPGA ដែលគាំទ្រនីមួយៗមានលេខសម្គាល់បន្ទះឈីប 64 ប៊ីត។ Chip ID Intel FPGA IP cores អនុញ្ញាតឱ្យអ្នកអានលេខសម្គាល់បន្ទះឈីបនេះសម្រាប់ការកំណត់អត្តសញ្ញាណឧបករណ៍។

ព័ត៌មានពាក់ព័ន្ធ

  • ការណែនាំអំពី Intel FPGA IP Cores
    • ផ្តល់ព័ត៌មានទូទៅអំពីស្នូល IP របស់ Intel FPGA ទាំងអស់ រួមទាំងការកំណត់ ការបង្កើត ធ្វើឱ្យប្រសើរឡើង និងការក្លែងធ្វើស្នូល IP ។
  • ការបង្កើតស្គ្រីបដំឡើងកម្មវិធីត្រាប់តាមរួមបញ្ចូលគ្នា
    • បង្កើតស្គ្រីបក្លែងធ្វើដែលមិនត្រូវការការធ្វើបច្ចុប្បន្នភាពដោយដៃសម្រាប់ការអាប់ដេតកម្មវិធី ឬកំណែ IP ។

ការគាំទ្រឧបករណ៍

ស្នូល IP ឧបករណ៍ដែលគាំទ្រ
Chip ID Intel Stratix® 10 FPGA IP core Intel Stratix 10
បន្ទះឈីបពិសេស Intel Arria® 10 FPGA IP core ក្រុមហ៊ុន Intel Arria ១០
បន្ទះឈីបពិសេស Intel Cyclone® 10 GX FPGA IP core ស៊ីក្លូស៊ីក្លូ ១០ ជី។ អេ
លេខសម្គាល់បន្ទះឈីបតែមួយគត់ Intel MAX® 10 FPGA IP Intel MAX 10
បន្ទះឈីបពិសេស Intel FPGA IP core Stratix V Arria V Cyclone V

ព័ត៌មានពាក់ព័ន្ធ

  • លេខសម្គាល់បន្ទះឈីបតែមួយគត់ Intel MAX 10 FPGA IP Core

បន្ទះឈីបលេខសម្គាល់ Intel Stratix 10 FPGA IP Core

  • ផ្នែកនេះពិពណ៌នាអំពី Chip ID Intel Stratix 10 FPGA IP core ។

ការពិពណ៌នាមុខងារ

សញ្ញា data_valid ចាប់ផ្តើមទាបនៅក្នុងស្ថានភាពដំបូងដែលមិនមានទិន្នន័យត្រូវបានអានពីឧបករណ៍។ បន្ទាប់ពីផ្តល់ជីពចរពីខ្ពស់ទៅទាបទៅកាន់ច្រកបញ្ចូលដែលបានអានរួច Chip ID Intel Stratix 10 FPGA IP អានលេខសម្គាល់បន្ទះឈីបតែមួយគត់។ បន្ទាប់ពីអាន ស្នូល IP អះអាងនូវសញ្ញា data_valid ដើម្បីបង្ហាញថាតម្លៃលេខសម្គាល់បន្ទះឈីបតែមួយគត់នៅច្រកលទ្ធផលគឺរួចរាល់សម្រាប់ការទាញយក។ ប្រតិបត្តិការនេះកើតឡើងតែនៅពេលដែលអ្នកកំណត់ស្នូល IP ឡើងវិញ។ ច្រកលទ្ធផល chip_id[63:0] រក្សាតម្លៃនៃលេខសម្គាល់បន្ទះឈីបតែមួយគត់ រហូតដល់អ្នកកំណត់រចនាសម្ព័ន្ធឧបករណ៍ឡើងវិញ ឬកំណត់ស្នូល IP ឡើងវិញ។

ចំណាំ៖ អ្នកមិនអាចក្លែងធ្វើ Chip ID IP core បានទេ ដោយសារស្នូល IP ទទួលការឆ្លើយតបលើទិន្នន័យ chip ID ពី SDM ។ ដើម្បីធ្វើឱ្យ IP Core នេះមានសុពលភាព Intel ណែនាំឱ្យអ្នកធ្វើការវាយតម្លៃផ្នែករឹង។

ច្រក

រូបភាពទី 1៖ Chip ID Intel Stratix 10 FPGA IP Core Ports

Intel-Chip-ID-FPGA-IP-Cores-FIG-1

តារាងទី 2៖ Chip ID Intel Stratix 10 FPGA IP Core Ports ការពិពណ៌នា

ច្រក អាយ/អូ ទំហំ (ប៊ីត) ការពិពណ៌នា
ក្លិន បញ្ចូល 1 ផ្តល់សញ្ញានាឡិកាទៅប្លុកលេខសម្គាល់បន្ទះឈីប។ ប្រេកង់អតិបរមាដែលគាំទ្រគឺស្មើនឹងនាឡិកាប្រព័ន្ធរបស់អ្នក។
កំណត់ឡើងវិញ បញ្ចូល 1 កំណត់ឡើងវិញដោយសមកាលកម្មដែលកំណត់ស្នូល IP ឡើងវិញ។

ដើម្បីកំណត់ស្នូល IP ឡើងវិញ សូមបញ្ជាក់សញ្ញាកំណត់ឡើងវិញខ្ពស់សម្រាប់យ៉ាងហោចណាស់ 10 clkin cycles ។
data_valid ទិន្នផល 1 បង្ហាញថាលេខសម្គាល់បន្ទះឈីបតែមួយគត់គឺរួចរាល់សម្រាប់ការទាញយក។ ប្រសិនបើសញ្ញាមានកម្រិតទាប ស្នូល IP ស្ថិតនៅក្នុងស្ថានភាពដំបូង ឬកំពុងដំណើរការដើម្បីផ្ទុកទិន្នន័យពី fuse ID ។ បន្ទាប់ពីស្នូល IP អះអាងសញ្ញា ទិន្នន័យរួចរាល់សម្រាប់ការទាញយកនៅច្រកលទ្ធផល chip_id[63..0] ។
លេខសម្គាល់បន្ទះឈីប ទិន្នផល 64 បង្ហាញលេខសម្គាល់បន្ទះឈីបតែមួយគត់ យោងទៅតាមទីតាំង fuse ID រៀងៗខ្លួន។ ទិន្នន័យមានសុពលភាពតែបន្ទាប់ពីស្នូល IP អះអាងនូវសញ្ញា data_valid ។

តម្លៃនៅពេលថាមពលកំណត់ឡើងវិញទៅ 0 ។

chip_id [63:0]ច្រកលទ្ធផលរក្សាតម្លៃនៃលេខសម្គាល់បន្ទះឈីបតែមួយគត់ រហូតដល់អ្នកកំណត់រចនាសម្ព័ន្ធឧបករណ៍ឡើងវិញ ឬកំណត់ស្នូល IP ឡើងវិញ។
បានអាន បញ្ចូល 1 សញ្ញាដែលបានអានត្រូវបានប្រើដើម្បីអានតម្លៃលេខសម្គាល់ពីឧបករណ៍។ រាល់ពេលដែលតម្លៃផ្លាស់ប្តូរសញ្ញាពី 1 ដល់ 0 ស្នូល IP ចាប់ផ្តើមប្រតិបត្តិការអានលេខសម្គាល់។

អ្នកត្រូវតែបើកសញ្ញាទៅ 0 នៅពេលមិនប្រើ។ ដើម្បីចាប់ផ្តើមប្រតិបត្តិការអានលេខសម្គាល់ សូមបើកសញ្ញាឱ្យខ្ពស់យ៉ាងហោចណាស់ 3 វដ្តនាឡិកា បន្ទាប់មកទាញវាឱ្យទាប។ ស្នូល IP ចាប់ផ្តើមអានតម្លៃនៃលេខសម្គាល់បន្ទះឈីប។

ការចូលប្រើ Chip ID Intel Stratix 10 FPGA IP តាមរយៈ Signal Tap

នៅពេលអ្នកបិទ/បើកសញ្ញាដែលអានរួច នោះ Chip ID Intel Stratix 10 FPGA IP core ចាប់ផ្តើមអាន Chip ID ពីឧបករណ៍ Intel Stratix 10។ នៅពេលដែលលេខសម្គាល់បន្ទះឈីបរួចរាល់ Chip ID Intel Stratix 10 FPGA IP core អះអាងនូវសញ្ញា data_valid ហើយបញ្ចប់ JTAG ការចូលប្រើ។

ចំណាំ៖ អនុញ្ញាតឱ្យមានការពន្យាពេលស្មើនឹង tCD2UM បន្ទាប់ពីការកំណត់រចនាសម្ព័ន្ធបន្ទះឈីបពេញលេញ មុនពេលព្យាយាមអានលេខសម្គាល់បន្ទះឈីបតែមួយគត់។ យោងលើសន្លឹកទិន្នន័យឧបករណ៍រៀងៗខ្លួនសម្រាប់តម្លៃ tCD2UM ។

កំណត់ឡើងវិញនូវ Chip ID Intel Stratix 10 FPGA IP Core

ដើម្បីកំណត់ស្នូល IP ឡើងវិញ អ្នកត្រូវតែបញ្ជាក់សញ្ញាកំណត់ឡើងវិញយ៉ាងហោចណាស់ដប់វដ្ត។

ចំណាំ

  1. សម្រាប់ឧបករណ៍ Intel Stratix 10 កុំកំណត់ស្នូល IP ឡើងវិញរហូតដល់យ៉ាងហោចណាស់ tCD2UM បន្ទាប់ពីការចាប់ផ្តើមបន្ទះឈីបពេញលេញ។ យោងលើសន្លឹកទិន្នន័យឧបករណ៍រៀងៗខ្លួនសម្រាប់តម្លៃ tCD2UM ។
  2. សម្រាប់គោលការណ៍ណែនាំ IP core instantiation អ្នកត្រូវតែយោងទៅលើផ្នែក Intel Stratix 10 Reset Release IP នៅក្នុងការណែនាំអំពីការកំណត់រចនាសម្ព័ន្ធ Intel Stratix 10 ។
ព័ត៌មានពាក់ព័ន្ធ

ការណែនាំអំពីការកំណត់រចនាសម្ព័ន្ធ Intel Stratix 10

  • ផ្តល់ព័ត៌មានបន្ថែមអំពី Intel Stratix 10 Reset Release IP ។

បន្ទះឈីបលេខសម្គាល់ Intel FPGA IP Cores

ផ្នែកនេះពិពណ៌នាអំពីស្នូល IP ខាងក្រោម

  • លេខសម្គាល់បន្ទះឈីបតែមួយគត់ Intel Arria 10 FPGA IP core
  • បន្ទះឈីបពិសេស Intel Cyclone 10 GX FPGA IP core
  • បន្ទះឈីបពិសេស Intel FPGA IP core

ការពិពណ៌នាមុខងារ

សញ្ញា data_valid ចាប់ផ្តើមទាបនៅក្នុងស្ថានភាពដំបូងដែលមិនមានទិន្នន័យត្រូវបានអានពីឧបករណ៍។ បន្ទាប់ពីផ្តល់សញ្ញានាឡិកាទៅកាន់ច្រកបញ្ចូល clkin Chip ID Intel FPGA IP core អានលេខសម្គាល់បន្ទះឈីបតែមួយគត់។ បន្ទាប់ពីអាន ស្នូល IP អះអាងនូវសញ្ញា data_valid ដើម្បីបង្ហាញថាតម្លៃលេខសម្គាល់បន្ទះឈីបតែមួយគត់នៅច្រកលទ្ធផលគឺរួចរាល់សម្រាប់ការទាញយក។ ប្រតិបត្តិការនេះកើតឡើងតែនៅពេលដែលអ្នកកំណត់ស្នូល IP ឡើងវិញ។ ច្រកលទ្ធផល chip_id[63:0] រក្សាតម្លៃនៃលេខសម្គាល់បន្ទះឈីបតែមួយគត់ រហូតដល់អ្នកកំណត់រចនាសម្ព័ន្ធឧបករណ៍ឡើងវិញ ឬកំណត់ស្នូល IP ឡើងវិញ។

ចំណាំ៖ Intel Chip ID IP core មិនមានគំរូក្លែងធ្វើទេ។ fileស. ដើម្បីធ្វើឱ្យ IP Core នេះមានសុពលភាព Intel ណែនាំឱ្យអ្នកធ្វើការវាយតម្លៃផ្នែករឹង។

រូបភាពទី 2៖ Chip ID Intel FPGA IP Core Ports

Intel-Chip-ID-FPGA-IP-Cores-FIG-2

តារាងទី 3៖ Chip ID Intel FPGA IP Core Ports ការពិពណ៌នា

ច្រក អាយ/អូ ទំហំ (ប៊ីត) ការពិពណ៌នា
ក្លិន បញ្ចូល 1 ផ្តល់សញ្ញានាឡិកាទៅប្លុកលេខសម្គាល់បន្ទះឈីប។ ប្រេកង់ដែលគាំទ្រអតិបរមាមានដូចខាងក្រោម៖

• សម្រាប់ Intel Arria 10 និង Intel Cyclone 10 GX: 30 MHz ។

• សម្រាប់ Intel MAX 10, Stratix V, Arria V និង Cyclone V: 100 MHz ។
កំណត់ឡើងវិញ បញ្ចូល 1 កំណត់ឡើងវិញដោយសមកាលកម្មដែលកំណត់ស្នូល IP ឡើងវិញ។

ដើម្បីកំណត់ស្នូល IP ឡើងវិញ សូមបញ្ជាក់សញ្ញាកំណត់ឡើងវិញខ្ពស់សម្រាប់យ៉ាងហោចណាស់ 10 clkin cycles(1)។

chip_id [63:0]ច្រកលទ្ធផលរក្សាតម្លៃនៃលេខសម្គាល់បន្ទះឈីបតែមួយគត់ រហូតដល់អ្នកកំណត់រចនាសម្ព័ន្ធឧបករណ៍ឡើងវិញ ឬកំណត់ស្នូល IP ឡើងវិញ។
data_valid ទិន្នផល 1 បង្ហាញថាលេខសម្គាល់បន្ទះឈីបតែមួយគត់គឺរួចរាល់សម្រាប់ការទាញយក។ ប្រសិនបើសញ្ញាមានកម្រិតទាប ស្នូល IP ស្ថិតនៅក្នុងស្ថានភាពដំបូង ឬកំពុងដំណើរការដើម្បីផ្ទុកទិន្នន័យពី fuse ID ។ បន្ទាប់ពីស្នូល IP អះអាងសញ្ញា ទិន្នន័យរួចរាល់សម្រាប់ការទាញយកនៅច្រកលទ្ធផល chip_id[63..0] ។
លេខសម្គាល់បន្ទះឈីប ទិន្នផល 64 បង្ហាញលេខសម្គាល់បន្ទះឈីបតែមួយគត់ យោងទៅតាមទីតាំង fuse ID រៀងៗខ្លួន។ ទិន្នន័យមានសុពលភាពតែបន្ទាប់ពីស្នូល IP អះអាងនូវសញ្ញា data_valid ។

តម្លៃនៅពេលថាមពលកំណត់ឡើងវិញទៅ 0 ។
ការចូលទៅកាន់ Unique Chip ID Intel Arria 10 FPGA IP និង Unique Chip ID Intel Cyclone 10 GX FPGA IP តាមរយៈ Signal Tap

ចំណាំ៖ លេខសម្គាល់បន្ទះឈីប Intel Arria 10 និង Intel Cyclone 10 GX គឺមិនអាចចូលប្រើបានទេ ប្រសិនបើអ្នកមានប្រព័ន្ធផ្សេងទៀត ឬស្នូល IP ដែលចូលប្រើ JTAG ក្នុងពេលដំណាលគ្នា។ សម្រាប់អតីតample ឧបករណ៍វិភាគតក្កវិជ្ជា Signal Tap II ប្រអប់ឧបករណ៍បញ្ជូនសញ្ញា ឬការស៊ើបអង្កេតក្នុងប្រព័ន្ធ និងស្នូល IP របស់ SmartVID Controller ។

នៅពេលអ្នកបិទបើកសញ្ញាកំណត់ឡើងវិញនោះ Unique Chip ID Intel Arria 10 FPGA IP និង Unique Chip ID Intel Cyclone 10 GX FPGA IP cores ចាប់ផ្តើមអានលេខសម្គាល់បន្ទះឈីបពីឧបករណ៍ Intel Arria 10 ឬ Intel Cyclone 10 GX ។ នៅពេលដែល Chip ID រួចរាល់ បន្ទះឈីប Unique Chip ID Intel Arria 10 FPGA IP និង Unique Chip ID Intel Cyclone 10 GX FPGA IP cores អះអាងនូវសញ្ញា data_valid ហើយបញ្ចប់ JTAG ការចូលប្រើ។

ចំណាំ៖ អនុញ្ញាតឱ្យមានការពន្យាពេលស្មើនឹង tCD2UM បន្ទាប់ពីការកំណត់រចនាសម្ព័ន្ធបន្ទះឈីបពេញលេញ មុនពេលព្យាយាមអានលេខសម្គាល់បន្ទះឈីបតែមួយគត់។ យោងលើសន្លឹកទិន្នន័យឧបករណ៍រៀងៗខ្លួនសម្រាប់តម្លៃ tCD2UM ។

កំណត់ឡើងវិញនូវ Chip ID Intel FPGA IP Core

ដើម្បីកំណត់ស្នូល IP ឡើងវិញ អ្នកត្រូវតែបញ្ជាក់សញ្ញាកំណត់ឡើងវិញយ៉ាងហោចណាស់ដប់វដ្ត។ បន្ទាប់ពីអ្នកបដិសេធសញ្ញាកំណត់ឡើងវិញ ស្នូល IP អានឡើងវិញនូវលេខសម្គាល់បន្ទះឈីបតែមួយគត់ពីប្លុក fuse ID ។ ស្នូល IP អះអាងនូវសញ្ញា data_valid បន្ទាប់ពីបញ្ចប់ប្រតិបត្តិការ។

ចំណាំ៖ សម្រាប់ឧបករណ៍ Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V និង Cyclone V សូមកុំកំណត់ស្នូល IP ឡើងវិញរហូតដល់យ៉ាងហោចណាស់ tCD2UM បន្ទាប់ពីការចាប់ផ្តើមបន្ទះឈីបពេញលេញ។ យោងលើសន្លឹកទិន្នន័យឧបករណ៍រៀងៗខ្លួនសម្រាប់តម្លៃ tCD2UM ។

បណ្ណសារមគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Chip ID Intel FPGA IP Cores

ប្រសិនបើកំណែស្នូល IP មិនត្រូវបានរាយបញ្ជី ការណែនាំអ្នកប្រើប្រាស់សម្រាប់កំណែស្នូល IP ពីមុនត្រូវបានអនុវត្ត។

កំណែស្នូល IP ការណែនាំអ្នកប្រើប្រាស់
18.1 Chip ID Intel FPGA IP Cores ការណែនាំអ្នកប្រើប្រាស់
18.0 Chip ID Intel FPGA IP Cores ការណែនាំអ្នកប្រើប្រាស់

ប្រវត្តិកែប្រែឯកសារសម្រាប់ Chip ID Intel FPGA IP Cores ការណែនាំអ្នកប្រើប្រាស់

កំណែឯកសារ ក្រុមហ៊ុន Intel Quartus® កំណែបឋម ការផ្លាស់ប្តូរ
2022.09.26 20.3
  • បានដកចេញ ការអនុវត្តល្អបំផុតនៃការគ្រប់គ្រងគម្រោង តំណ។
  • បានធ្វើបច្ចុប្បន្នភាព ការពិពណ៌នាមុខងារ នៅក្នុង Chip ID Intel Stratix 10 FPGA IP Core ។
  • បានធ្វើបច្ចុប្បន្នភាព ការពិពណ៌នាមុខងារ នៅក្នុង Chip ID Intel FPGA IP Cores ។
2020.10.05 20.3
  • បានធ្វើបច្ចុប្បន្នភាពការពិពណ៌នារបស់ clkin និងកំណត់ឡើងវិញនៅក្នុងតារាង៖ Chip ID Intel FPGA IP Core Ports ការពិពណ៌នា ដើម្បីរួមបញ្ចូលព័ត៌មានលម្អិត Intel MAX 10 ។
  • បានធ្វើបច្ចុប្បន្នភាព កំណត់ឡើងវិញនូវ Chip ID Intel FPGA IP Core ផ្នែកដើម្បីរួមបញ្ចូលការគាំទ្រសម្រាប់ឧបករណ៍ Intel MAX 10 ។
2019.05.17 19.1 បានធ្វើបច្ចុប្បន្នភាព កំណត់ឡើងវិញនូវ Chip ID Intel Stratix 10 FPGA IP Core ប្រធានបទដើម្បីបន្ថែមកំណត់ចំណាំទីពីរទាក់ទងនឹងគោលការណ៍ណែនាំ IP ស្នូលភ្លាមៗ។
2019.02.19 18.1 បានបន្ថែមការគាំទ្រសម្រាប់ឧបករណ៍ Intel MAX 10 នៅក្នុង IP Cores និងឧបករណ៍ដែលគាំទ្រ តុ។
2018.12.24 18.1
  • បានបន្ថែម បណ្ណសារមគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Chip ID Intel FPGA IP Cores ផ្នែក។
  •  រៀបចំឯកសារឡើងវិញដើម្បីផ្តល់ព័ត៌មានលម្អិតបន្ថែមលើឧបករណ៍ដែលគាំទ្ររៀងៗខ្លួន។
2018.06.08 18.0
  • បានធ្វើបច្ចុប្បន្នភាពការពិពណ៌នាច្រកដែលបានអាន។
  • បានធ្វើបច្ចុប្បន្នភាពការពិពណ៌នាច្រកកំណត់ឡើងវិញ។
2018.05.07 18.0 បានបន្ថែមច្រកដែលបានអានសម្រាប់ Chip ID Intel Stratix 10 FPGA IP IP core ។

 

កាលបរិច្ឆេទ កំណែ ការផ្លាស់ប្តូរ
ខែធ្នូ ឆ្នាំ 2017 2017.12.11
  •  បានធ្វើបច្ចុប្បន្នភាពចំណងជើងឯកសារពី Altera Unique Chip ID IP មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល.
  • បន្ថែម ការគាំទ្រឧបករណ៍ ផ្នែក។
  •  រួម​បញ្ចូល​គ្នា​និង​បន្ថែម​ព័ត៌មាន​ពី Altera Arria 10 Unique Chip ID IP ការណែនាំអ្នកប្រើប្រាស់ និង Stratix 10 Unique Chip ID IP មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ស្នូល.
  • ប្តូរឈ្មោះទៅ Intel ។
  • បានធ្វើបច្ចុប្បន្នភាព ការពិពណ៌នាមុខងារ.
  • បានបន្ថែមការគាំទ្រឧបករណ៍ Intel Cyclone 10 GX ។
ឧសភា 2016 2016.05.02
  •  បានលុបព័ត៌មានស្នូល IP ស្តង់ដារ និងបានបន្ថែមតំណភ្ជាប់ទៅសៀវភៅដៃ Quartus Prime ។
  • បានធ្វើបច្ចុប្បន្នភាពកំណត់ចំណាំអំពីការគាំទ្រឧបករណ៍ Arria 10 ។
ខែកញ្ញា ឆ្នាំ ២០២០ 2014.09.02 • បានធ្វើបច្ចុប្បន្នភាពចំណងជើងឯកសារដើម្បីឆ្លុះបញ្ចាំងពីឈ្មោះថ្មីនៃ “Altera Unique Chip ID” IP core។
កាលបរិច្ឆេទ កំណែ ការផ្លាស់ប្តូរ
ខែសីហា ឆ្នាំ ២០២៣ 2014.08.18
  • បានធ្វើបច្ចុប្បន្នភាពជំហានប៉ារ៉ាម៉ែត្រសម្រាប់កម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រចាស់។
  • បានបន្ថែមចំណាំថាស្នូល IP នេះមិនគាំទ្រការរចនា Arria 10 ទេ។
ខែមិថុនា ឆ្នាំ 2014 2014.06.30
  • ជំនួសព័ត៌មានកម្មវិធីគ្រប់គ្រងកម្មវិធីជំនួយ MegaWizard ជាមួយកាតាឡុក IP ។
  • បានបន្ថែមព័ត៌មានស្តង់ដារអំពីការធ្វើឱ្យប្រសើរឡើងនូវស្នូល IP ។
  • បានបន្ថែមព័ត៌មានការដំឡើងស្តង់ដារ និងអាជ្ញាប័ណ្ណ។
  • បានលុបព័ត៌មានកម្រិតជំនួយឧបករណ៍ហួសសម័យ។ ការគាំទ្រឧបករណ៍ស្នូល IP ឥឡូវនេះមាននៅក្នុងកាតាឡុក IP និងកម្មវិធីកែសម្រួលប៉ារ៉ាម៉ែត្រ។
ខែកញ្ញា ឆ្នាំ ២០២០ 2013.09.20 បានធ្វើបច្ចុប្បន្នភាពទៅពាក្យ "ការទទួលបានលេខសម្គាល់បន្ទះឈីបនៃឧបករណ៍ FPGA" ទៅ "ការទទួលបានលេខសម្គាល់បន្ទះឈីបតែមួយគត់នៃឧបករណ៍ FPGA"
ឧសភា ២០២៤ 1.0 ការចេញផ្សាយដំបូង។

ផ្ញើមតិកែលម្អ

ឯកសារ/ធនធាន

Intel Chip ID FPGA IP Cores [pdf] ការណែនាំអ្នកប្រើប្រាស់
លេខសម្គាល់បន្ទះឈីប FPGA IP Cores លេខសម្គាល់បន្ទះឈីប FPGA IP Cores ស្នូល IP

ឯកសារយោង

ប្រកាសដែលពាក់ព័ន្ធ

ទុកមតិយោបល់

អាសយដ្ឋានអ៊ីមែលរបស់អ្នកនឹងមិនត្រូវបានផ្សព្វផ្សាយទេ។ វាលដែលត្រូវការត្រូវបានសម្គាល់ *