STMicroelectronics STM32H5 Series Microcontrollers
សេចក្តីផ្តើម
កំណត់ចំណាំកម្មវិធីនេះពិពណ៌នាអំពីឃ្លាំងសម្ងាត់ការណែនាំ (ICACHE) និងឃ្លាំងសម្ងាត់ទិន្នន័យ (DCACHE) ដែលជាឃ្លាំងសម្ងាត់ដំបូងបង្អស់ដែលបង្កើតឡើងដោយ STMicroelectronics ។ ICACHE និង DCACHE ដែលបានណែនាំនៅលើឡានក្រុង AHB នៃខួរក្បាល Arm® Cortex®-M33 ត្រូវបានបង្កប់នៅក្នុង STM32 microcontroller (MCUs) ដែលមានរាយក្នុងតារាងខាងក្រោម។ ឃ្លាំងសម្ងាត់ទាំងនេះអនុញ្ញាតឱ្យអ្នកប្រើប្រាស់ធ្វើឱ្យប្រសើរឡើងនូវការអនុវត្តកម្មវិធីរបស់ពួកគេ និងកាត់បន្ថយការប្រើប្រាស់នៅពេលទៅយកការណែនាំ និងទិន្នន័យពីអង្គចងចាំខាងក្នុង និងខាងក្រៅ ឬសម្រាប់ចរាចរទិន្នន័យពីអង្គចងចាំខាងក្រៅ។ ឯកសារនេះផ្តល់ឱ្យអតីតamples ដើម្បីបន្លិចលក្ខណៈពិសេស ICACHE និង DCACHE និងជួយសម្រួលដល់ការកំណត់រចនាសម្ព័ន្ធរបស់ពួកគេ។
តារាង 1. ផលិតផលដែលអាចអនុវត្តបាន។
| ប្រភេទ | ស៊េរីផលិតផល |
| ឧបករណ៍បញ្ជាមីក្រូ | ស៊េរី STM32H5 ស៊េរី STM32L5 ស៊េរី STM32U5 |
ព័ត៌មានទូទៅ
ចំណាំ៖
កំណត់ចំណាំកម្មវិធីនេះអនុវត្តចំពោះឧបករណ៍បញ្ជាខ្នាតតូចស៊េរី STM32 ដែលជាឧបករណ៍ស្នូលដែលមានមូលដ្ឋានលើ Arm® Cortex® ។ Arm គឺជាពាណិជ្ជសញ្ញាដែលបានចុះបញ្ជីរបស់ Arm Limited (ឬសាខារបស់ខ្លួន) នៅសហរដ្ឋអាមេរិក និង/ឬកន្លែងផ្សេងទៀត។
ICACHE និង DCACHE ចប់view
ផ្នែកនេះផ្តល់នូវការបញ្ចប់view នៃចំណុចប្រទាក់ ICACHE និង DCACHE ដែលបានបង្កប់នៅក្នុងឧបករណ៍ត្រួតពិនិត្យមីក្រូដែលមានមូលដ្ឋានលើស្នូល STM32 Arm® Cortex® ។ ផ្នែកនេះរៀបរាប់លម្អិតអំពីដ្យាក្រាម ICACHE និង DCACHE និងការរួមបញ្ចូលនៅក្នុងស្ថាបត្យកម្មប្រព័ន្ធ។
ស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32L5
ស្ថាបត្យកម្មនេះផ្អែកលើម៉ាទ្រីសឡានក្រុងដែលអនុញ្ញាតឱ្យចៅហ្វាយនាយជាច្រើន (Cortex-M33, ICACHE, DMA1/2, និង SDMMC1) ដើម្បីចូលប្រើ slaves ច្រើន (ដូចជា flash memory, SRAM1/2, OCTOSPI1, ឬ FSMC)។ រូបខាងក្រោមពិពណ៌នាអំពីស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32L5។
រូបភាពទី 1 ។ ស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32L5
ការអនុវត្ត Cortex-M33 ត្រូវបានកែលម្អដោយប្រើចំណុចប្រទាក់ 8-Kbyte ICACHE ដែលបានណែនាំទៅកាន់រថយន្តក្រុង C-AHB របស់វា នៅពេលទាញយកកូដ ឬទិន្នន័យពីអង្គចងចាំខាងក្នុង (អង្គចងចាំពន្លឺ, SRAM1 ឬ SRAM2) តាមរយៈរថយន្តក្រុងល្បឿនលឿន និងពី ការចងចាំខាងក្រៅ (OCTOSPI1 ឬ FSMC) តាមរយៈឡានក្រុងយឺត។
ស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32U5
ស្ថាបត្យកម្មនេះផ្អែកលើម៉ាទ្រីសឡានក្រុងដែលអនុញ្ញាតឱ្យចៅហ្វាយនាយជាច្រើន (Cortex-M33, ICACHE, DCACHE, GPDMA, DMA2D និង SDMMCs, OTG_HS, LTDC, GPU2D, GFXMMU) ដើម្បីចូលប្រើ slave ជាច្រើន (ដូចជា flash memory, SRAMs, BKPSRAM, HSPI/ OCTOSPI ឬ FSMC)។ រូបខាងក្រោមពិពណ៌នាអំពីស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32U5។
រូបភាពទី 2. ស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32U5
ចំណុចប្រទាក់ Cortex-M33 និង GPU2D ទាំងពីរទទួលបានអត្ថប្រយោជន៍ពីការប្រើប្រាស់ CACHE ។
- ICACHE ធ្វើអោយប្រសើរឡើងនូវដំណើរការនៃ Cortex-M33 នៅពេលទាញយកកូដ ឬទិន្នន័យពីអង្គចងចាំខាងក្នុងតាមរយៈរថយន្តក្រុងល្បឿនលឿន (អង្គចងចាំពន្លឺ, SRAMs) និងពីអង្គចងចាំខាងក្រៅតាមរយៈរថយន្តក្រុងយឺត (OCTOSPI1/2 និង HSPI1 ឬ FSMC) ។ DCACHE1 ធ្វើអោយប្រសើរឡើងនូវដំណើរការនៅពេលទាញយកទិន្នន័យពីអង្គចងចាំខាងក្នុង ឬខាងក្រៅតាមរយៈ s-bus (GFXMMU, OCTOSPI1/2 និង HSPI1 ឬ FSMC)។
- DCACHE2 ធ្វើអោយប្រសើរឡើងនូវការអនុវត្ត GPU2D នៅពេលទាញយកទិន្នន័យពីអង្គចងចាំខាងក្នុង និងខាងក្រៅ (GFXMMU, flash memory, SRAMs, OCTOSPI1/2 និង HSPI1 ឬ FSMC) តាមរយៈ M0 port bus។
ស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32H5
ស្ថាបត្យកម្មឆ្លាតវៃ STM32H523/H533, STM32H563/H573 និង STM32H562 ស្ថាបត្យកម្មឆ្លាតវៃនេះផ្អែកលើម៉ាទ្រីសឡានក្រុងដែលអនុញ្ញាតឱ្យចៅហ្វាយនាយជាច្រើន (Cortex-M33, ICACHE, DCACHE, GPDMAs, Ethernet និង SDMMCs) ដើម្បីចូលប្រើ slaves ជាច្រើន (ដូចជា អង្គចងចាំ SRAM, BPSRAM ។ , OCTOSPI និង FMC) ។ រូបខាងក្រោមពិពណ៌នាអំពីស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32H5 ។
រូបភាពទី 3 ។ ស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32H563/H573 និង STM32H562
Cortex-M33 ទទួលបានអត្ថប្រយោជន៍ពីការប្រើប្រាស់ CACHE ។
- ICACHE ធ្វើអោយប្រសើរឡើងនូវដំណើរការនៃ Cortex-M33 នៅពេលទាញយកលេខកូដ ឬទិន្នន័យពីអង្គចងចាំខាងក្នុងតាមរយៈរថយន្តក្រុងល្បឿនលឿន (អង្គចងចាំពន្លឺ, SRAMs) និងពីអង្គចងចាំខាងក្រៅតាមរយៈរថយន្តក្រុងយឺត (OCTOSPI និង FMC) ។
- DCACHE ធ្វើអោយប្រសើរឡើងនូវការអនុវត្តនៅពេលទាញយកទិន្នន័យពីអង្គចងចាំខាងក្រៅតាមរយៈឡានក្រុងយឺត (OCTOSPI និង FMC) ។
ស្ថាបត្យកម្មឆ្លាតវៃ STM32H503
ស្ថាបត្យកម្មនេះគឺផ្អែកលើម៉ាទ្រីសឡានក្រុងដែលអនុញ្ញាតឱ្យចៅហ្វាយនាយជាច្រើន (Cortex-M33, ICACHE និង GPDMAs) ចូលប្រើ slaves ជាច្រើន (ដូចជា flash memory, SRAMs និង BKPSRAM)។ រូបខាងក្រោមពិពណ៌នាអំពីស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32H5 ។
រូបភាពទី 4. ស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32H503
Cortex-M33 ទទួលបានអត្ថប្រយោជន៍ពីការប្រើប្រាស់ CACHE ។
- ICACHE ធ្វើអោយប្រសើរឡើងនូវដំណើរការនៃ Cortex-M33 នៅពេលទាញយកលេខកូដ ឬទិន្នន័យពីអង្គចងចាំខាងក្នុងតាមរយៈរថយន្តក្រុងល្បឿនលឿន (អង្គចងចាំពន្លឺ, SRAMs) ។
ដ្យាក្រាមប្លុក ICACHE
ដ្យាក្រាមប្លុក ICACHE ត្រូវបានផ្តល់ឱ្យក្នុងរូបភាពខាងក្រោម។
រូបភាពទី 5 ។ ដ្យាក្រាមប្លុក ICACHE
អង្គចងចាំ ICACHE រួមមាន:
- នេះ។ TAG ការចងចាំជាមួយ៖
- អាសយដ្ឋាន tags ដែលបង្ហាញថាទិន្នន័យណាមួយមាននៅក្នុងអង្គចងចាំទិន្នន័យឃ្លាំងសម្ងាត់
- ប៊ីតសុពលភាព
- អង្គចងចាំទិន្នន័យ ដែលផ្ទុកទិន្នន័យក្នុងឃ្លាំងសម្ងាត់
ដ្យាក្រាមប្លុក DCACHE
ដ្យាក្រាមប្លុក DCACHE ត្រូវបានផ្តល់ឱ្យក្នុងរូបភាពខាងក្រោម។
រូបភាពទី 6 ។ ដ្យាក្រាមប្លុក DCACHE
អង្គចងចាំ DCACHE រួមមាន:
- នេះ។ TAG ការចងចាំជាមួយ៖
- អាសយដ្ឋាន tags ដែលបង្ហាញថាទិន្នន័យណាមួយមាននៅក្នុងអង្គចងចាំទិន្នន័យឃ្លាំងសម្ងាត់
- ប៊ីតសុពលភាព
- ប៊ីតឯកសិទ្ធិ
- បំណែកកខ្វក់
- អង្គចងចាំទិន្នន័យ ដែលផ្ទុកទិន្នន័យក្នុងឃ្លាំងសម្ងាត់
លក្ខណៈពិសេស ICACHE និង DCACHE
ចៅហ្វាយនាយពីរ
ICACHE ចូលប្រើម៉ាទ្រីសឡានក្រុង AHB ខាងលើ៖
- ច្រកមេ AHB មួយ: master1 (ឡានក្រុងលឿន)
- ច្រកមេ AHB ចំនួនពីរ៖ master1 (ឡានក្រុងលឿន) និង master2 (ឡានក្រុងយឺត)
លក្ខណៈពិសេសនេះអនុញ្ញាតឱ្យបំបែកចរាចរណ៍នៅពេលចូលប្រើតំបន់អង្គចងចាំផ្សេងៗគ្នា (ដូចជាអង្គចងចាំពន្លឺខាងក្នុង អង្គចងចាំខាងក្នុង SRAM និងអង្គចងចាំខាងក្រៅ) ដើម្បីកាត់បន្ថយការជាប់គាំងរបស់ស៊ីភីយូនៅពេលបាត់ឃ្លាំងសម្ងាត់។ តារាងខាងក្រោមសង្ខេបតំបន់អង្គចងចាំ និងអាសយដ្ឋានរបស់ពួកគេ។
តារាងទី 2. តំបន់អង្គចងចាំ និងអាសយដ្ឋានរបស់ពួកគេ។
| គ្រឿងកុំព្យូទ័រ | ការចូលប្រើអង្គចងចាំដែលអាចលាក់បាន។ | មិនអាចចូលប្រើអង្គចងចាំក្នុងឃ្លាំងសម្ងាត់បានទេ។ | |||||||
|
ប្រភេទ |
ឈ្មោះ |
ឈ្មោះផលិតផល និងទំហំតំបន់ |
ឈ្មោះឡានក្រុង |
អាសយដ្ឋានចាប់ផ្តើមតំបន់ដែលមិនមានសុវត្ថិភាព |
សុវត្ថិភាព ដែលមិនមានសុវត្ថិភាព អាសយដ្ឋានចាប់ផ្តើមតំបន់ដែលអាចហៅបាន។ |
ឈ្មោះឡានក្រុង |
អាសយដ្ឋានចាប់ផ្តើមតំបន់ដែលមិនមានសុវត្ថិភាព |
សុវត្ថិភាព ដែលមិនមានសុវត្ថិភាព អាសយដ្ឋានចាប់ផ្តើមតំបន់ដែលអាចហៅបាន។ | |
|
ផ្ទៃក្នុង |
ភ្លើង |
STM32H503 | 128 គីឡូបៃ |
អាយកាច ឡានក្រុងលឿន |
0x0800 0000 |
គ្មាន |
គ្មាន |
គ្មាន |
គ្មាន |
| STM32L5
ស៊េរី/ STM32U535/ 545/ STM32H523/ 533 |
512 គីឡូបៃ |
0x0C00 0000 |
|||||||
| STM32U575/585
STM32H563/573/562 |
2 មេកាបៃ |
||||||||
| STM32U59x/
5Ax/5Fx/5Gx |
4 មេកាបៃ | ||||||||
|
SRAM1 |
STM32H503 | 16 គីឡូបៃ |
0x0A00 ៤ |
គ្មាន |
អេស-ឡានក្រុង |
0x2000 0000 |
0x3000 0000 |
||
| STM32L5
series/ STM32U535/ 545/575/585 |
192 គីឡូបៃ |
0x0E00 0000 |
|||||||
| STM32H523/533 | 128 គីឡូបៃ | ||||||||
| STM32H563/573/562 | 256 គីឡូបៃ | ||||||||
| STM32U59x/
5Ax/5Fx/5Gx |
768 គីឡូបៃ | ||||||||
|
SRAM2 |
STM32H503
ស៊េរី |
16 គីឡូបៃ | 0x0A00 ៤ | គ្មាន | 0x2000 4000 | គ្មាន | |||
| STM32L5
series/ STM32U535/ 545/575/585 |
64 គីឡូបៃ |
0x0A03 ៤ |
0x0E03 0000 |
0x2003 0000 |
0x3003 0000 |
||||
| STM32H523/533 | 64 គីឡូបៃ |
0x0A04 ៤ |
0x0E04 0000 |
0x2004 0000 |
0x3004 0000 |
||||
| គ្រឿងកុំព្យូទ័រ | ការចូលប្រើអង្គចងចាំដែលអាចលាក់បាន។ | មិនអាចចូលប្រើអង្គចងចាំក្នុងឃ្លាំងសម្ងាត់បានទេ។ | |||||||
|
ផ្ទៃក្នុង |
SRAM2 |
STM32H563/573/562 | 80 គីឡូបៃ |
អាយកាច ឡានក្រុងលឿន |
0x0A04 ៤ | 0x0E04 0000 |
អេស-ឡានក្រុង |
0x2004 0000 | 0x3004 0000 |
| STM32U59x/
5Ax/5Fx/5Gx |
64 គីឡូបៃ | 0x0A0C 0000 | 0x0E0C 0000 | 0x200C 0000 | 0x300C 0000 | ||||
|
SRAM3 |
STM32U575/585 | 512 គីឡូបៃ | 0x0A04 ៤ | 0x0E04 0000 | 0x2004 0000 | 0x3004 0000 | |||
| STM32H523/533 | 64 គីឡូបៃ |
0x0A05 ៤ |
0x0E05 0000 |
0x2005 0000 |
0x3005 0000 |
||||
| STM32H563/573/562 | 320 គីឡូបៃ | ||||||||
| STM32U59x/
5Ax/5Fx/5Gx |
832 គីឡូបៃ | 0x0A0D 0000 | 0x0E0D 0000 | 0x200D 0000 | 0x300D 0000 | ||||
| SRAM5 | STM32U59x/
5Ax/5Fx/5Gx |
832 គីឡូបៃ | 0x0A1A 0000 | 0x0E1A 0000 | 0x201A ៤ | 0x301A ៤ | |||
| SRAM6 | STM32U5Fx/
5Gx |
512 គីឡូបៃ | 0x0A27 ៤ | 0x0E27 0000 | 0x2027 0000 |
គ្មាន |
|||
|
ខាងក្រៅ |
HSPI1 | STM32U59x/
5Ax/5Fx/5Gx |
256 មេកាបៃ |
អាយកាច ឡានក្រុងយឺត |
អាសយដ្ឋានឈ្មោះក្លែងក្លាយក្នុងជួរ [0x0000 0000 ទៅ 0x07FF FFFF] ឬ [0x1000 0000:0x1FFF FFFF] កំណត់ដោយមធ្យោបាយនៃមុខងារ remapping |
គ្មាន |
0xA000 0000 | ||
| FMC SDRAM | STM32H563/573/562 | 0xC000 0000 | |||||||
|
OCTOSPI1 ធនាគារមិនមានសុវត្ថិភាព |
STM32L5/U5
ស៊េរី STM32H563/573/562 |
0x9000 0000 |
|||||||
|
ធនាគារ FMC ៣ មិនមានសុវត្ថិភាព |
STM32L5/U5
ស៊េរី STM32H563/573/562 |
0x8000 0000 |
|||||||
| OCTOSPI2
ធនាគារមិនមានសុវត្ថិភាព |
STM32U575/
585/59x/5Ax/ 5Fx/5Gx |
0x7000 0000 |
|||||||
|
ធនាគារ FMC ៣ មិនមានសុវត្ថិភាព |
STM32L5/U5
ស៊េរី STM32H563/573/562 |
0x6000 0000 |
|||||||
1. នឹងត្រូវបានជ្រើសរើសនៅពេលធ្វើផែនទីតំបន់បែបនេះឡើងវិញ។
ផ្លូវ 1 ទល់នឹង 2 ផ្លូវ ICACHE
តាមលំនាំដើម ICACHE ត្រូវបានកំណត់រចនាសម្ព័ន្ធនៅក្នុងរបៀបប្រតិបត្តិការរួម (វិធីពីរយ៉ាងត្រូវបានបើក) ប៉ុន្តែវាអាចកំណត់រចនាសម្ព័ន្ធ ICACHE នៅក្នុងរបៀបដែលបានគូសផែនទីដោយផ្ទាល់ (បានបើកផ្លូវមួយ) សម្រាប់កម្មវិធីដែលតម្រូវឱ្យមានការប្រើប្រាស់ថាមពលទាបបំផុត។ ការកំណត់រចនាសម្ព័ន្ធ ICACHE ត្រូវបានធ្វើរួចជាមួយ WAYSEL ប៊ីតក្នុង ICACHE_CR ដូចខាងក្រោម៖
- WAYSEL = 0: របៀបប្រតិបត្តិការដែលបានគូសផែនទីដោយផ្ទាល់ (1-way)
- WAYSEL = 1 (លំនាំដើម)៖ របៀបប្រតិបត្តិការរួម (២ផ្លូវ)
តារាងទី 3. 1-way ធៀបនឹង 2-way ICACHE
| ប៉ារ៉ាម៉ែត្រ | ICACHE ១ ផ្លូវ | ICACHE ១ ផ្លូវ |
| ទំហំឃ្លាំងសម្ងាត់ (គីឡូបៃ) | ៨(១)/៣២(២) | |
| រក្សាទុកវិធីមួយចំនួន | 1 | 2 |
| ទំហំបន្ទាត់ឃ្លាំងសម្ងាត់ | ១២៨ ប៊ីត (១៦ បៃ) | |
| ចំនួនបន្ទាត់ឃ្លាំងសម្ងាត់ | ៨(១)/៣២(២) | 256(1)/1024(2) ក្នុងមួយផ្លូវ |
- សម្រាប់ស៊េរី STM32L5 / STM32H5 ស៊េរី /STM32U535/545/575/585
- For STM32U59x/5Ax/5Fx/5Gx
ប្រភេទផ្ទុះ
ការចងចាំ Octo-SPI មួយចំនួនគាំទ្រការផ្ទុះ WRAP ដែលផ្តល់នូវអត្ថប្រយោជន៍នៃការអនុវត្តមុខងារសំខាន់នៃពាក្យដំបូង។ ប្រភេទផ្ទុះ ICACHE នៃប្រតិបត្តិការអង្គចងចាំ AHB សម្រាប់តំបន់ដែលបានរៀបចំឡើងវិញគឺអាចកំណត់រចនាសម្ព័ន្ធបាន។ វាអនុវត្តការផ្ទុះបន្ថែមឬការផ្ទុះ WRAP ដែលបានជ្រើសរើសជាមួយនឹងប៊ីត HBURST នៅក្នុងការចុះឈ្មោះ ICACHE_CRRx ។ ភាពខុសគ្នារវាង WRAP និងការផ្ទុះបន្ថែមត្រូវបានផ្តល់ឱ្យខាងក្រោម (សូមមើលរូបផងដែរ)៖
- ការផ្ទុះ WRAP៖
- ទំហំបន្ទាត់ឃ្លាំងសម្ងាត់ = 128 ប៊ីត
- burst to start address = អាសយដ្ឋានពាក្យនៃទិន្នន័យដំបូងដែលបានស្នើសុំដោយ CPU
- ការផ្ទុះកើនឡើង៖
- ទំហំបន្ទាត់ឃ្លាំងសម្ងាត់ = 128 ប៊ីត
- burst start address = អាសយដ្ឋានតម្រឹមលើព្រំដែននៃបន្ទាត់ឃ្លាំងសម្ងាត់ដែលមានពាក្យដែលបានស្នើ
រូបភាពទី 7 ។ ការកើនឡើងធៀបនឹងការផ្ទុះ WRAP
តំបន់ដែលអាចរក្សាទុកបាន និងលក្ខណៈពិសេសនៃការគូសផែនទីឡើងវិញ
ICACHE ត្រូវបានភ្ជាប់ទៅ Cortex-M33 តាមរយៈរថយន្តក្រុង C-AHB ហើយរក្សាទុកតំបន់កូដពីអាសយដ្ឋាន [0x0000 0000 ទៅ 0x1FFF FFFF] ។ ចាប់តាំងពីការចងចាំខាងក្រៅត្រូវបានគូសផែនទីនៅអាសយដ្ឋានក្នុងចន្លោះ [0x6000 0000 ដល់ 0xAFFF FFFF] ICACHE គាំទ្រមុខងារ remap ដែលអនុញ្ញាតឱ្យតំបន់អង្គចងចាំខាងក្រៅត្រូវបាន remapped នៅអាសយដ្ឋានក្នុងចន្លោះ [0x0000 0000 ទៅ 0x07FF FF FF] ឬ [0x1000 0000 ទៅ 0x1FFF FFFF] និងអាចចូលបានតាមរយៈឡានក្រុង C-AHB ។ តំបន់អង្គចងចាំខាងក្រៅរហូតដល់បួនអាចត្រូវបានធ្វើផែនទីឡើងវិញជាមួយនឹងមុខងារនេះ។ នៅពេលដែលតំបន់មួយត្រូវបាន remapped ប្រតិបត្តិការ remap កើតឡើងទោះបីជា ICACHE ត្រូវបានបិទ ឬប្រសិនបើប្រតិបត្តិការមិនអាចលាក់ទុកបាន។ តំបន់អង្គចងចាំដែលអាចរក្សាទុកបានអាចត្រូវបានកំណត់ និងរៀបចំកម្មវិធីដោយអ្នកប្រើប្រាស់នៅក្នុងអង្គភាពការពារអង្គចងចាំ (MPU)។ តារាងខាងក្រោមសង្ខេបអំពីការកំណត់រចនាសម្ព័ន្ធនៃការចងចាំស៊េរី STM32L5 និង STM32U5 ។
តារាងទី 4. ការកំណត់រចនាសម្ព័ន្ធអង្គចងចាំស៊េរី STM32L5 និង STM32U5
|
ការចងចាំផលិតផល |
ឃ្លាំងសម្ងាត់
(កម្មវិធី MPU) |
រៀបចំឡើងវិញនៅ ICACHE
(ការសរសេរកម្មវិធី ICACHE_CRRx) |
| អង្គចងចាំពន្លឺ | បាទ ឬទេ |
មិនត្រូវការ |
| SRAM | មិនត្រូវបានណែនាំទេ។ | |
| ការចងចាំខាងក្រៅ (HSPI/ OCTOSPI ឬ FSMC) | បាទ ឬទេ | តម្រូវឱ្យមានប្រសិនបើអ្នកប្រើចង់បានការទាញយកលេខកូដខាងក្រៅនៅលើ C- AHB bus (ផ្សេងទៀតនៅលើ S-AHB bus) |
អត្ថប្រយោជន៍នៃ ICACHE ការចងចាំខាងក្រៅឡើងវិញ
អតីតample នៅក្នុងរូបភាពខាងក្រោមបង្ហាញពីរបៀបដើម្បីទទួលបានអត្ថប្រយោជន៍ពី ICACHE ដំណើរការប្រសើរឡើងកំឡុងពេលប្រតិបត្តិកូដ ឬអានទិន្នន័យនៅពេលចូលប្រើអង្គចងចាំ Octo-SPI ខាងក្រៅ 8-Mbyte (ដូចជាអង្គចងចាំ flash ខាងក្រៅ ឬ RAM) ។
រូបភាពទី 8 ។ ផែនទីអង្គចងចាំ Octo-SPI ឧample
ជំហានខាងក្រោមគឺត្រូវការដើម្បីគូសមេម៉ូរីខាងក្រៅនេះឡើងវិញ៖
ការកំណត់រចនាសម្ព័ន្ធ OCTOSPI សម្រាប់អង្គចងចាំខាងក្រៅ
កំណត់រចនាសម្ព័ន្ធចំណុចប្រទាក់ OCTOSPI ដើម្បីចូលប្រើអង្គចងចាំខាងក្រៅក្នុងរបៀបដែលបានគូសផែនទីអង្គចងចាំ (អង្គចងចាំខាងក្រៅត្រូវបានគេមើលឃើញថាជាអង្គចងចាំខាងក្នុងដែលត្រូវបានគូសផែនទីនៅក្នុងតំបន់ [0x9000 0000 ដល់ 0x9FFF FFFF]) ។ ដោយសារទំហំអង្គចងចាំខាងក្រៅគឺ 8 Mbytes វាត្រូវបានគេមើលឃើញនៅក្នុងតំបន់ [0x9000 0000 ទៅ 0x907F FFFF] ។ អង្គចងចាំខាងក្រៅនៅក្នុងតំបន់នេះត្រូវបានចូលប្រើតាមរយៈ S-bus ហើយមិនអាចលាក់ទុកបានទេ។ ជំហានបន្ទាប់បង្ហាញពីការកំណត់រចនាសម្ព័ន្ធ ICACHE ដើម្បីគូរតំបន់នេះឡើងវិញ។
ចំណាំ៖ សម្រាប់ការកំណត់រចនាសម្ព័ន្ធ OCTOSPI នៅក្នុងរបៀបដែលបានគូសផែនទីអង្គចងចាំ សូមមើលចំណាំកម្មវិធី ចំណុចប្រទាក់ Octo‑ SPI នៅលើមីក្រូកុងទ័រ STM32 (AN5050
ការកំណត់រចនាសម្ព័ន្ធ ICACHE ដើម្បីគូសផែនទីតំបន់ដែលបានគូសផែនទីអង្គចងចាំខាងក្រៅឡើងវិញ
8 Mbytes ដែលដាក់នៅក្នុងតំបន់ [0x9000 0000 ដល់ 0x907F FFFF] ត្រូវបានរៀបចំឡើងវិញទៅតំបន់ [0x1000 0000 ទៅ 0x107F FFFF] ។ បន្ទាប់មកពួកគេអាចចូលបានតាមរយៈឡានក្រុងយឺត (ICACHE master2 bus)។
- ការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ IACHE_CR
- បិទ ICACHE ជាមួយ EN = 0 ។
- ជ្រើសរើសផ្លូវ 1 ឬ 2 ផ្លូវ (អាស្រ័យលើតម្រូវការកម្មវិធី) ជាមួយ WAYSEL = 0 ឬ 1 រៀងគ្នា។
- ការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ ICACHE_CRRx (រហូតដល់បួនតំបន់ x = 0 ទៅ 3)
- ជ្រើសរើសអាសយដ្ឋានមូលដ្ឋាន 0x1000 0000 (អាសយដ្ឋាន remap) ជាមួយ BASEADDR [28:21] = 0x80 ។
- ជ្រើសរើសទំហំតំបន់ 8-Mbyte ដើម្បីគូរឡើងវិញជាមួយ RSIZE[2:0] = 0x3។
- ជ្រើសរើសអាសយដ្ឋាន 0x9000 0000 REMAPADDR[31:21] = 0x480 ។
- ជ្រើសរើសច្រក ICACHE AHB master2 សម្រាប់ការចងចាំខាងក្រៅជាមួយ MSTSEL = 1 ។
- ជ្រើសរើសប្រភេទ WRAP burst ជាមួយ HBURST = 0 ។
- បើកការគូសផែនទីឡើងវិញសម្រាប់តំបន់ x ជាមួយ REN = 1 ។
តួលេខខាងក្រោមបង្ហាញពីរបៀបដែលតំបន់អង្គចងចាំត្រូវបានមើលឃើញជាមួយ IAR បន្ទាប់ពីបើកដំណើរការ remap ។
រូបភាពទី 9. ការគូសផែនទីតំបន់អង្គចងចាំឡើងវិញ ឧample
អង្គចងចាំខាងក្រៅ 8-Mbyte ឥឡូវនេះត្រូវបានកែសម្រួលឡើងវិញ ហើយអាចចូលប្រើបាននៅលើតំបន់ [0x1000 0000 ទៅ 0x107F FFFF] ។
ICACHE បើក
- ការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ ICACHE_CR បើក ICACHE ជាមួយ EN = 1 ។
ម៉ូនីទ័រ បុក និង នឹក
ICACHE ផ្តល់ម៉ូនីទ័រពីរសម្រាប់ការវិភាគការអនុវត្ត៖ ម៉ូនីទ័របុក 32 ប៊ីត និងម៉ូនីទ័រ miss 16 ប៊ីត។
- ម៉ូនីទ័របុកនឹងរាប់ប្រតិបត្តិការ AHB ដែលអាចលាក់ទុកបាននៅលើច្រកឃ្លាំងសម្ងាត់ slave ដែលវាយលុកមាតិកា ICACHE (ទិន្នន័យដែលបានទាញយកមានរួចហើយនៅក្នុងឃ្លាំងសម្ងាត់)។ បញ្ជរម៉ូនីទ័រចុចមាននៅក្នុងការចុះឈ្មោះ ICACHE_HMONR ។
- ម៉ូនីទ័រ miss រាប់ប្រតិបត្តិការ AHB ដែលអាចលាក់ទុកបាននៅលើច្រកឃ្លាំងសម្ងាត់ slave ដែលខកខានមាតិកា ICACHE (ទិន្នន័យដែលបានទាញយកមិនមាននៅក្នុងឃ្លាំងសម្ងាត់ទេ) ។ បញ្ជរម៉ូនីទ័រដែលបាត់មាននៅក្នុងការចុះឈ្មោះ ICACHE_MMONR ។
ចំណាំ៖
ម៉ូនីទ័រទាំងពីរនេះមិនរុំព័ទ្ធនៅពេលឈានដល់តម្លៃអតិបរមារបស់វា។ ម៉ូនីទ័រទាំងនេះត្រូវបានគ្រប់គ្រងពីប៊ីតខាងក្រោមនៅក្នុងការចុះឈ្មោះ ICACHE_CR៖
- HITMEN ប៊ីត (រៀងគ្នា MISSEN ប៊ីត) ដើម្បីបើក/បញ្ឈប់ការបុក (រៀងគ្នានឹក) ម៉ូនីទ័រ
- ប៊ីត HITMRST (រៀងគ្នា MISSMRST ប៊ីត) ដើម្បីកំណត់ម៉ូនីទ័របុក (នឹករៀងៗខ្លួន) តាមលំនាំដើម ម៉ូនីទ័រទាំងនេះត្រូវបានបិទ ដើម្បីកាត់បន្ថយការប្រើប្រាស់ថាមពល។
ការថែទាំ ICACHE
កម្មវិធីអាចធ្វើឲ្យ ICACHE មិនត្រឹមត្រូវ ដោយកំណត់ CACHEINV bit នៅក្នុងការចុះឈ្មោះ ICACHE_CR។ សកម្មភាពនេះធ្វើឱ្យឃ្លាំងសម្ងាត់ទាំងមូលមានសុពលភាព ដោយធ្វើឱ្យវាទទេ។ ទន្ទឹមនឹងនេះ ប្រសិនបើតំបន់ដែលបានធ្វើផែនទីឡើងវិញមួយចំនួនត្រូវបានបើកដំណើរការ មុខងារ remap នៅតែសកម្ម ទោះបីជានៅពេលដែល ICACHE ត្រូវបានបិទក៏ដោយ។ ដោយសារ ICACHE គ្រប់គ្រងតែប្រតិបត្តិការអាន និងមិនគ្រប់គ្រងប្រតិបត្តិការសរសេរ វាមិនធានាបាននូវភាពស៊ីសង្វាក់គ្នានៅក្នុងករណីនៃការសរសេរនោះទេ។ ដូច្នេះហើយ កម្មវិធីត្រូវតែធ្វើឱ្យ IACHE មិនត្រឹមត្រូវ បន្ទាប់ពីសរសេរកម្មវិធីតំបន់មួយ។
សុវត្ថិភាព ICACHE
ICACHE គឺជាគ្រឿងកុំព្យូទ័រដែលអាចធានាបាន ដែលអាចកំណត់រចនាសម្ព័ន្ធសុវត្ថិភាពតាមរយៈការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធសុវត្ថិភាព GTZC TZC ។ នៅពេលដែលវាត្រូវបានកំណត់រចនាសម្ព័ន្ធថាមានសុវត្ថិភាព មានតែការចូលប្រើសុវត្ថិភាពប៉ុណ្ណោះដែលត្រូវបានអនុញ្ញាតឱ្យចុះឈ្មោះ ICACHE ។ ICACHE ក៏អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធជាឯកសិទ្ធិតាមរយៈការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធឯកសិទ្ធិ GTZC TZC ផងដែរ។ នៅពេលដែល ICACHE ត្រូវបានកំណត់រចនាសម្ព័ន្ធជាឯកសិទ្ធិ មានតែការចូលប្រើប្រាស់ដែលមានសិទ្ធិប៉ុណ្ណោះដែលត្រូវបានអនុញ្ញាតឱ្យចុះឈ្មោះ ICACHE ។ តាមលំនាំដើម ICACHE គឺមិនមានសុវត្ថិភាព និងមិនមានឯកសិទ្ធិតាមរយៈ GTZC TZC ។
ការគ្រប់គ្រងព្រឹត្តិការណ៍ និងការរំខាន
ICACHE គ្រប់គ្រងកំហុសមុខងារនៅពេលរកឃើញ ដោយកំណត់ទង់ ERRF នៅក្នុង ICACHE_SR។ ការរំខានក៏អាចបង្កើតបានផងដែរ ប្រសិនបើប៊ីត ERRIE ត្រូវបានកំណត់ក្នុង ICACHE_IER ។ ក្នុងករណីមានសុពលភាព ICACHE នៅពេលដែលស្ថានភាពរវល់នៃឃ្លាំងសម្ងាត់បានបញ្ចប់ ទង់ BSYENDF ត្រូវបានកំណត់នៅក្នុង ICACHE_SR ។ ការរំខានក៏អាចបង្កើតបានផងដែរ ប្រសិនបើប៊ីត BSYENDIE ត្រូវបានកំណត់ក្នុង ICACHE_IER ។ តារាងខាងក្រោមរាយបញ្ជីការរំខាន ICACHE និងទង់ព្រឹត្តិការណ៍។
តារាង 5. ICACHE រំខាន និងប៊ីតគ្រប់គ្រងព្រឹត្តិការណ៍
| ចុះឈ្មោះ | ឈ្មោះប៊ីត | ការពិពណ៌នាប៊ីត | ប្រភេទនៃការចូលប្រើប៊ីត |
|
ICACHE_SR |
រវល់ | ឃ្លាំងសម្ងាត់ដំណើរការប្រតិបត្តិការមិនត្រឹមត្រូវពេញលេញ |
បានតែអាន |
| BSYENDF | ប្រតិបត្តិការលុបឃ្លាំងសម្ងាត់បានបញ្ចប់ | ||
| កំហុស | កំហុសមួយបានកើតឡើងកំឡុងប្រតិបត្តិការឃ្លាំងសម្ងាត់ | ||
|
ICACHE_IER |
កំហុស | បើកការរំខានសម្រាប់កំហុសក្នុងឃ្លាំងសម្ងាត់ |
អាន/សរសេរ |
| BSYENDIE | បើកការរំខានក្នុងករណីដែលប្រតិបត្តិការមិនត្រឹមត្រូវបានបញ្ចប់ | ||
|
ICACHE_FCR |
CERRF | សម្អាត ERRF ក្នុង ICACHE_SR |
សរសេរតែប៉ុណ្ណោះ |
| CBSYENDF | សម្អាត BSYENDF ក្នុង ICACHE_SR |
លក្ខណៈពិសេសរបស់ DCACHE
គោលបំណងនៃឃ្លាំងសម្ងាត់ទិន្នន័យគឺដើម្បីទុកឃ្លាំងផ្ទុកទិន្នន័យអង្គចងចាំខាងក្រៅ និងការផ្ទុកទិន្នន័យដែលមកពីខួរក្បាល ឬពីគ្រឿងកុំព្យូទ័រមេផ្សេងទៀត។ DCACHE គ្រប់គ្រងទាំងប្រតិបត្តិការអាន និងសរសេរ។
ចរាចរណ៍សមត្ថភាពផ្ទុកទិន្នន័យ DCACHE
DCACHE រក្សាទុកអង្គចងចាំខាងក្រៅពីចំណុចប្រទាក់ច្រកមេតាមរយៈឡានក្រុង AHB ។ សំណើអង្គចងចាំចូលត្រូវបានកំណត់ជាឃ្លាំងសម្ងាត់យោងទៅតាមលក្ខណៈចាក់សោអង្គចងចាំប្រតិបត្តិការ AHB របស់វា។ គោលការណ៍សរសេរ DCACHE ត្រូវបានកំណត់ថាជា សរសេរតាមរយៈ ឬ សរសេរត្រឡប់មកវិញ អាស្រ័យលើគុណលក្ខណៈអង្គចងចាំដែលបានកំណត់រចនាសម្ព័ន្ធដោយ MPU ។ នៅពេលដែលតំបន់មួយត្រូវបានកំណត់រចនាសម្ព័ន្ធថាមិនអាចលាក់ទុក DCACHE ត្រូវបានរំលង។
តារាង 6. ឃ្លាំងសម្ងាត់ DCACHE សម្រាប់ប្រតិបត្តិការ AHB
| លក្ខណៈស្វែងរក AHB | គុណលក្ខណៈ AHB ដែលអាចផ្ទុកបាន។ | សមត្ថភាពផ្ទុកទិន្នន័យ |
| 0 | X | អាន និងសរសេរ៖ មិនអាចលាក់ទុកបាន។ |
|
1 |
0 |
អាន៖ ឃ្លាំងសម្ងាត់
សរសេរ៖ (អាចផ្ទុកបាន) សរសេរតាមរយៈ |
|
1 |
1 |
អាន៖ ឃ្លាំងសម្ងាត់
សរសេរ៖ (អាចលាក់ទុកបាន) សរសេរត្រឡប់មកវិញ |
DCACHE តំបន់ដែលអាចរក្សាទុកបាន
សម្រាប់ស៊េរី STM32U5 ចំណុចប្រទាក់ទាសករ DCACHE1 ត្រូវបានភ្ជាប់ទៅ Cortex-M33 តាមរយៈរថយន្តក្រុង S-AHB ហើយរក្សាទុក GFXMMU, FMC និង HSPI/OCTOSPIs ។ ចំណុចប្រទាក់ DCACHE2 slave ត្រូវបានភ្ជាប់ទៅ DMA2D តាមរយៈរថយន្តក្រុងច្រក M0 ហើយរក្សាទុករាល់ការចងចាំខាងក្នុង និងខាងក្រៅ (លើកលែងតែ SRAM4 និង BRKPSRAM)។ សម្រាប់ស៊េរី STM32H5 ចំណុចប្រទាក់ទាសករ DCACHE ត្រូវបានភ្ជាប់ទៅ Cortex-M33 តាមរយៈអង្គចងចាំខាងក្រៅ S-AHB តាមរយៈ FMC និង OCTOSPI ។
តារាងទី 7. តំបន់ និងចំណុចប្រទាក់ដែលអាចលាក់ទុក DCACHE
| តំបន់អាសយដ្ឋានអង្គចងចាំដែលអាចទុកបាន | DCACHE1 ចំណុចប្រទាក់ដែលអាចលាក់ទុកបាន។ | DCACHE2 ចំណុចប្រទាក់ដែលអាចលាក់ទុកបាន។ |
| GFXMMU | X | X |
| SRAM1 |
គ្មាន |
X |
| SRAM2 | X | |
| SRAM3 | X | |
| SRAM5 | X | |
| SRAM6 | X | |
| HSPI1 | X | X |
| OCTOSPI1 | X | X |
| ធនាគារ FMC | X | X |
| OCTOSPI2 | X | X |
ចំណាំ
ចំណុចប្រទាក់មួយចំនួនមិនត្រូវបានគាំទ្រនៅក្នុងផលិតផលជាក់លាក់ទេ។ សូមមើលរូបភាពទី 1 ឬសៀវភៅណែនាំអំពីផលិតផលជាក់លាក់។
ប្រភេទផ្ទុះ
ដូចគ្នានឹង ICACHE ដែរ DCACHE គាំទ្រដល់ការកើនឡើង និងរុំ (សូមមើលផ្នែក 3.1.3)។ សម្រាប់ DCACHE ប្រភេទផ្ទុះត្រូវបានកំណត់រចនាសម្ព័ន្ធតាមរយៈប៊ីត HBURST នៅក្នុង DCACHE_CR ។
ការកំណត់រចនាសម្ព័ន្ធ DCACHE
កំឡុងពេលចាប់ផ្ដើម DCACHE ត្រូវបានបិទតាមលំនាំដើម ធ្វើឱ្យសំណើអង្គចងចាំ slave បញ្ជូនបន្តដោយផ្ទាល់ទៅច្រកមេ។ ដើម្បីបើក DCACHE EN bit ត្រូវតែកំណត់នៅក្នុងការចុះឈ្មោះ DCACHE_CR។ ម៉ូនីទ័របុកហើយនឹក DCACHE អនុវត្តម៉ូនីទ័រចំនួនបួនសម្រាប់ការវិភាគដំណើរការឃ្លាំងសម្ងាត់៖
- ម៉ូនីទ័រចុច 32 ប៊ីត (R/W) ចំនួនពីរ៖ រាប់ចំនួនដងដែលស៊ីភីយូអាន ឬសរសេរទិន្នន័យនៅក្នុងអង្គចងចាំឃ្លាំងសម្ងាត់ដោយមិនបង្កើតប្រតិបត្តិការលើច្រកមេ DCACHE (ទិន្នន័យមានរួចហើយនៅក្នុងឃ្លាំងសម្ងាត់)។ បញ្ជរម៉ូនីទ័រចុច (R/W) អាចរកបានរៀងគ្នានៅក្នុងការចុះឈ្មោះ DCACHE_RHMONR និង DCACHE_WHMONR ។
- ម៉ូនីទ័រ 16 ប៊ីត (R/W) ខកខានចំនួនពីរ៖ រាប់ចំនួនដងដែលស៊ីភីយូអាន ឬសរសេរទិន្នន័យនៅក្នុងអង្គចងចាំឃ្លាំងសម្ងាត់ និងបង្កើតប្រតិបត្តិការនៅលើច្រកមេ DCACHE ដើម្បីផ្ទុកទិន្នន័យពីតំបន់អង្គចងចាំ (ទិន្នន័យដែលទាញយកមិនបាន មានរួចហើយនៅក្នុងឃ្លាំងសម្ងាត់) ។ បញ្ជរម៉ូនីទ័រ miss (R/W) មានរៀងគ្នានៅក្នុងការចុះឈ្មោះ DCACHE_RMMONR និង DCACHE_WMMONR ។
ចំណាំ៖
ម៉ូនីទ័រទាំងបួននេះមិនរុំព័ទ្ធនៅពេលឈានដល់តម្លៃអតិបរមារបស់វា។ ម៉ូនីទ័រទាំងនេះត្រូវបានគ្រប់គ្រងពីប៊ីតខាងក្រោមនៅក្នុងការចុះឈ្មោះ DCACHE_CR៖
- WHITMAN ប៊ីត (រៀងៗខ្លួន WMISSEN ប៊ីត) ដើម្បីបើក/បញ្ឈប់ការសរសេរ (នឹករៀងៗខ្លួន) ម៉ូនីទ័រ
- RHITMEN ប៊ីត (រៀងៗខ្លួន RMISSEN ប៊ីត) ដើម្បីបើក/បញ្ឈប់ការអាន (នឹករៀងៗខ្លួន) ម៉ូនីទ័រ
- ប៊ីត WHITMRST (រៀងគ្នា WMISSMRST ប៊ីត) ដើម្បីកំណត់ម៉ូនីទ័រសរសេរឡើងវិញ (នឹករៀងៗខ្លួន)
- ប៊ីត RHITMRST (រៀងគ្នា RMISSMRST ប៊ីត) ដើម្បីកំណត់ម៉ូនីទ័រដែលបានអានឡើងវិញ (នឹករៀងៗខ្លួន)
តាមលំនាំដើម ម៉ូនីទ័រទាំងនេះត្រូវបានបិទ ដើម្បីកាត់បន្ថយការប្រើប្រាស់ថាមពល។
ការថែទាំ DCACHE
DCACHE ផ្តល់នូវប្រតិបត្តិការថែទាំជាច្រើនដែលអាចកំណត់រចនាសម្ព័ន្ធតាមរយៈ CACHECMD[2:0] នៅក្នុង DCACHE_CR។
- ០០០៖ គ្មានប្រតិបត្តិការ (លំនាំដើម)
- 001: ជួរស្អាត។ សម្អាតជួរជាក់លាក់មួយនៅក្នុងឃ្លាំងសម្ងាត់
- 010៖ ជួរមិនត្រឹមត្រូវ។ ធ្វើឱ្យជួរជាក់លាក់មួយមិនត្រឹមត្រូវនៅក្នុងឃ្លាំងសម្ងាត់
- 010៖ ជួរស្អាត និងមិនត្រឹមត្រូវ។ សម្អាត និងធ្វើឱ្យជួរជាក់លាក់មួយនៅក្នុងឃ្លាំងសម្ងាត់មិនត្រឹមត្រូវ
ជួរដែលបានជ្រើសរើសត្រូវបានកំណត់រចនាសម្ព័ន្ធតាមរយៈ៖
- ចុះឈ្មោះ CMDSTARTADDR៖ អាសយដ្ឋានចាប់ផ្តើមពាក្យបញ្ជា
- ចុះឈ្មោះ CMDENDADDR៖ អាសយដ្ឋានបញ្ចប់ពាក្យបញ្ជា
ចំណាំ៖
ការចុះឈ្មោះនេះត្រូវតែកំណត់មុនពេល CACHECMD ត្រូវបានសរសេរ។ ការថែរក្សាពាក្យបញ្ជាឃ្លាំងសម្ងាត់ចាប់ផ្តើមនៅពេលដែល STARTCMD ប៊ីតត្រូវបានកំណត់នៅក្នុងការចុះឈ្មោះ DCACHE_CR ។ DCACHE ក៏គាំទ្រការអសុពលភាព CACHE ពេញលេញដោយកំណត់ CACHEINV ប៊ីតនៅក្នុងការចុះឈ្មោះ DCACHE_CR ។
សុវត្ថិភាព DCACHE
DCACHE គឺជាគ្រឿងកុំព្យូទ័រដែលមានសុវត្ថិភាពដែលអាចកំណត់រចនាសម្ព័ន្ធសុវត្ថិភាពតាមរយៈការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធសុវត្ថិភាព GTZC TZC ។ នៅពេលដែលវាត្រូវបានកំណត់រចនាសម្ព័ន្ធថាមានសុវត្ថិភាព មានតែការចូលប្រើសុវត្ថិភាពប៉ុណ្ណោះដែលត្រូវបានអនុញ្ញាតឱ្យចុះឈ្មោះ DCACHE ។ DCACHE ក៏អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធជាឯកសិទ្ធិតាមរយៈការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធឯកសិទ្ធិ GTZC TZC ផងដែរ។ នៅពេលដែល DCACHE ត្រូវបានកំណត់រចនាសម្ព័ន្ធជាឯកសិទ្ធិ មានតែការចូលប្រើប្រាស់ដែលមានសិទ្ធិប៉ុណ្ណោះដែលត្រូវបានអនុញ្ញាតឱ្យចុះឈ្មោះ DCACHE ។ តាមលំនាំដើម DCACHE គឺមិនមានសុវត្ថិភាព និងមិនមានសិទ្ធិតាមរយៈ GTZC TZC ទេ។
ការគ្រប់គ្រងព្រឹត្តិការណ៍ និងការរំខាន
DCACHE គ្រប់គ្រងកំហុសមុខងារនៅពេលរកឃើញ ដោយកំណត់ទង់ ERRF នៅក្នុង DCACHE_SR។ ការរំខានក៏អាចត្រូវបានបង្កើតប្រសិនបើប៊ីត ERRIE ត្រូវបានកំណត់នៅក្នុង DCACHE_IER ។ ក្នុងករណីមានសុពលភាព DCACHE នៅពេលដែលស្ថានភាពរវល់នៃឃ្លាំងសម្ងាត់ត្រូវបានបញ្ចប់ ទង់ BSYENDF ត្រូវបានកំណត់នៅក្នុង DCACHE_SR ។ ការរំខានក៏អាចត្រូវបានបង្កើតប្រសិនបើប៊ីត BSYENDIE ត្រូវបានកំណត់នៅក្នុង DCACHE_IER ។ ស្ថានភាពពាក្យបញ្ជា DCACHE អាចត្រូវបានពិនិត្យតាមរយៈ CMDENF និង BUSYCMDF តាមរយៈ DCACHE_SR ការរំខានក៏អាចត្រូវបានបង្កើតប្រសិនបើប៊ីត CMDENDIE ត្រូវបានកំណត់នៅក្នុង DCACHE_IER ។ តារាងខាងក្រោមរាយបញ្ជីការរំខាន DCACHE និងទង់ព្រឹត្តិការណ៍
តារាង 8. DCACHE Interrupt និងប៊ីតគ្រប់គ្រងព្រឹត្តិការណ៍
| ចុះឈ្មោះ | ចុះឈ្មោះ | ការពិពណ៌នាប៊ីត | ប្រភេទនៃការចូលប្រើប៊ីត |
|
DCACHE_SR |
រវល់ | ឃ្លាំងសម្ងាត់ដំណើរការប្រតិបត្តិការមិនត្រឹមត្រូវពេញលេញ |
បានតែអាន |
| BSYENDF | ប្រតិបត្តិការមិនសុពលភាពពេញលេញនៃឃ្លាំងសម្ងាត់បានបញ្ចប់ | ||
| BUSYCMDF | ឃ្លាំងសម្ងាត់ប្រតិបត្តិពាក្យបញ្ជាជួរ | ||
| CMDENDF | ការបញ្ចប់ពាក្យបញ្ជាជួរ | ||
| ERRF | កំហុសមួយបានកើតឡើងកំឡុងប្រតិបត្តិការឃ្លាំងសម្ងាត់ | ||
|
DCACHE_IER |
កំហុស | បើកការរំខានសម្រាប់កំហុសក្នុងឃ្លាំងសម្ងាត់ |
អាន/សរសេរ |
| CMDENDIE | បើកការរំខាននៅលើការបញ្ចប់ពាក្យបញ្ជាជួរ | ||
| BSYENDIE | បើកការរំខាននៅលើការបញ្ចប់ប្រតិបត្តិការដែលមិនមានសុពលភាពពេញលេញ | ||
|
DCACHE_FCR |
CERRF | សម្អាត ERRF ក្នុង DCACHE_SR |
សរសេរតែប៉ុណ្ណោះ |
| CCMDENDF | សម្អាត CMDENDF ក្នុង DCACHE_SR | ||
| CBSYENDF | សម្អាត BSYENDF ក្នុង DCACHE_SR |
ការអនុវត្ត ICACHE និង DCACHE និងការប្រើប្រាស់ថាមពល
ការប្រើប្រាស់ ICACHE និង DCACHE ធ្វើអោយប្រសើរឡើងនូវការអនុវត្តកម្មវិធីនៅពេលចូលប្រើអង្គចងចាំខាងក្រៅ។ តារាងខាងក្រោមបង្ហាញពីផលប៉ះពាល់នៃ ICACHE និង DCACHE លើការប្រតិបត្តិCoreMark® នៅពេលចូលទៅកាន់ការចងចាំខាងក្រៅ។
តារាងទី 9. ការអនុវត្ត ICACHE និង DCACHE លើការប្រតិបត្តិ CoreMark ជាមួយនឹងការចងចាំខាងក្រៅ
| (១៦១៦) | ||||
| កូដ CoreMark | ទិន្នន័យ CoreMark | ការកំណត់រចនាសម្ព័ន្ធ ICACHE | ការកំណត់រចនាសម្ព័ន្ធ DCACHE | ពិន្ទុ CoreMark / Mhz |
| អង្គចងចាំ Flash ខាងក្នុង | SRAM ខាងក្នុង | បានបើកដំណើរការ (២វិធី) | ពិការ | 3.89 |
| អង្គចងចាំ Flash ខាងក្នុង | ខាងក្រៅ Octo-SPI PSRAM (S-bus) | បានបើកដំណើរការ (២វិធី) | បានបើក | 3.89 |
| អង្គចងចាំ Flash ខាងក្នុង | ខាងក្រៅ Octo-SPI PSRAM (S-bus) | បានបើកដំណើរការ (២វិធី) | ពិការ | 0.48 |
| ខាងក្រៅ Octo-SPI Flash (C-bus) | SRAM ខាងក្នុង | បានបើកដំណើរការ (២វិធី) | ពិការ | 3.86 |
| ខាងក្រៅ Octo-SPI Flash (C-bus) | SRAM ខាងក្នុង | ពិការ | ពិការ | 0.24 |
| អង្គចងចាំ Flash ខាងក្នុង | SRAM ខាងក្នុង | ពិការ | ពិការ | 2.69 |
លក្ខខណ្ឌសាកល្បង៖
- ផលិតផលដែលអាចអនុវត្តបាន៖ STM32U575/585
- ប្រេកង់ប្រព័ន្ធ៖ 160 MHz ។
- អង្គចងចាំ Octo-SPI PSRAM ខាងក្រៅ៖ 80 MHz (របៀប DTR) ។
- អង្គចងចាំខាងក្រៅ Octo-SPI: 80 MHz (របៀប STR) ។
- អ្នកចងក្រង៖ IAR V8.50.4 ។
- PREFETCH ខាងក្នុង៖ បើក។
ការប្រើប្រាស់ ICACHE និង DCACHE កាត់បន្ថយការប្រើប្រាស់ថាមពលនៅពេលចូលប្រើអង្គចងចាំខាងក្នុង និងខាងក្រៅ។ តារាងខាងក្រោមបង្ហាញពីផលប៉ះពាល់នៃ ICACHE លើការប្រើប្រាស់ថាមពលកំឡុងពេលប្រតិបត្តិ CoreMark ។
តារាង 10. ការប្រតិបត្តិ CoreMark ផលប៉ះពាល់ ICACHE លើការប្រើប្រាស់ថាមពល
| ការកំណត់រចនាសម្ព័ន្ធ ICACHE | ការប្រើប្រាស់ថាមពល MCU (mA) |
| បានបើកដំណើរការ (២វិធី) | 7.60 |
| បានបើកដំណើរការ (1 ផ្លូវ) | 7.13 |
| ពិការ | 8.89 |
- លក្ខខណ្ឌសាកល្បង៖
- ផលិតផលដែលអាចអនុវត្តបាន៖ STM32U575/585
- កូដ CoreMark៖ អង្គចងចាំ Flash ខាងក្នុង។
- ទិន្នន័យ CoreMark៖ SRAM ខាងក្នុង។
- អង្គចងចាំ Flash ខាងក្នុង PREFETCH៖ បើក។
- ប្រេកង់ប្រព័ន្ធ៖ 160 MHz ។
- អ្នកចងក្រង៖ IAR V8.32.2 ។
- វ៉ុលtage ជួរ៖ ១.
- SMPS៖ បើក។
- way set associative configuration ដំណើរការច្រើនជាង 1-way set associative configuration សម្រាប់កូដដែលមិនអាចផ្ទុកបានពេញលេញនៅក្នុងឃ្លាំងសម្ងាត់។ ទន្ទឹមនឹងនេះ ឃ្លាំងសម្ងាត់ដែលពាក់ព័ន្ធសំណុំ 1 ផ្លូវគឺស្ទើរតែតែងតែមានប្រសិទ្ធភាពជាង ឃ្លាំងសម្ងាត់ដែលបានកំណត់ 2 ផ្លូវ។ លេខកូដនីមួយៗត្រូវតែវាយតម្លៃនៅក្នុងការកំណត់រចនាសម្ព័ន្ធសមាគមទាំងពីរ ដើម្បីជ្រើសរើសការដោះដូរដ៏ល្អបំផុតរវាងការអនុវត្ត និងការប្រើប្រាស់ថាមពល។ ការជ្រើសរើសអាស្រ័យលើអាទិភាពអ្នកប្រើប្រាស់។
សេចក្តីសន្និដ្ឋាន
ឃ្លាំងសម្ងាត់ដំបូងដែលត្រូវបានបង្កើតឡើងដោយ STMicroelectronics, ICACHE និង DCACHE អាចផ្ទុកការចងចាំខាងក្នុង និងខាងក្រៅ ដោយផ្តល់នូវការពង្រឹងការអនុវត្តសម្រាប់ចរាចរទិន្នន័យ និងការទាញយកការណែនាំ។ ឯកសារនេះបង្ហាញពីលក្ខណៈពិសេសផ្សេងៗគ្នាដែលគាំទ្រដោយ ICACHE និង DCACHE ភាពសាមញ្ញនៃការកំណត់រចនាសម្ព័ន្ធរបស់ពួកគេ និងភាពបត់បែនអនុញ្ញាតឱ្យការចំណាយលើការអភិវឌ្ឍន៍ទាប និងពេលវេលាលឿនជាងមុនក្នុងការធ្វើទីផ្សារ។
ប្រវត្តិនៃការពិនិត្យឡើងវិញ
តារាងទី 11. ប្រវត្តិកែប្រែឯកសារ
| កាលបរិច្ឆេទ | កំណែ | ការផ្លាស់ប្តូរ |
| ២៥-តុលា-២០០៧ | 1 | ការចេញផ្សាយដំបូង។ |
|
១៧-កុម្ភៈ-២០២៣ |
2 |
បានធ្វើបច្ចុប្បន្នភាព៖
• តារាងទី 2. តំបន់សតិ និងអាស័យដ្ឋានរបស់វា។ • ផ្នែកទី 2.1.7 ការថែទាំ ICACHE • ផ្នែកទី 2.1.8 សុវត្ថិភាព ICACHE |
|
០៣-ធ្នូ-២០១២ |
3 |
បានធ្វើបច្ចុប្បន្នភាព៖
• ចំណងជើងឯកសារ • សេចក្តីផ្តើម • ផ្នែកទី 1 ICACHE និង DCACHE ជាងview • ផ្នែកទី 4 សេចក្តីសន្និដ្ឋានបន្ថែម៖ • ផ្នែកទី 2 លក្ខណៈពិសេស ICACHE និង DCACHE • ផ្នែកទី 3 ការអនុវត្ត ICACHE និង DCACHE និងការប្រើប្រាស់ថាមពល |
|
១៧-កុម្ភៈ-២០២៣ |
4 |
បានធ្វើបច្ចុប្បន្នភាព៖
• ផ្នែកទី 2.2៖ ស្ថាបត្យកម្មឆ្លាតវៃស៊េរី STM32U5 • ផ្នែកទី 2.5៖ ដ្យាក្រាមប្លុក DCACHE • ផ្នែកទី 3.1.1៖ ចៅហ្វាយនាយពីរ • ផ្នែកទី 3.1.2: 1-way ធៀបនឹង 2-way ICACHE • ផ្នែក 3.1.4៖ តំបន់ដែលអាចលាក់ទុកបាន និងមុខងារថតឡើងវិញ • ផ្នែកទី 3.2៖ លក្ខណៈពិសេស DCACHE • ផ្នែកទី 3.2.2៖ តំបន់ដែលអាចរក្សាទុកបាន DCACHE • ផ្នែកទី 4៖ ការអនុវត្ត ICACHE និង DCACHE និងការប្រើប្រាស់ថាមពល បន្ថែម៖ |
|
11-មីនា-2024 |
5 |
បានធ្វើបច្ចុប្បន្នភាព៖ |
ការជូនដំណឹងសំខាន់ - អានដោយប្រុងប្រយ័ត្ន
STMicroelectronics NV និងក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួន (“ST”) រក្សាសិទ្ធិដើម្បីធ្វើការផ្លាស់ប្តូរ ការកែតម្រូវ ការកែលម្អ ការកែប្រែ និងការកែលម្អចំពោះផលិតផល ST និង/ឬឯកសារនេះនៅពេលណាមួយដោយគ្មានការជូនដំណឹងជាមុន។ អ្នកទិញគួរតែទទួលបានព័ត៌មានពាក់ព័ន្ធចុងក្រោយបំផុតលើផលិតផល ST មុនពេលធ្វើការបញ្ជាទិញ។ ផលិតផល ST ត្រូវបានលក់ដោយអនុលោមតាមល័ក្ខខ័ណ្ឌនៃការលក់របស់ ST នៅពេលនៃការទទួលស្គាល់ការបញ្ជាទិញ។ អ្នកទិញទទួលខុសត្រូវទាំងស្រុងចំពោះជម្រើស ការជ្រើសរើស និងការប្រើប្រាស់ផលិតផល ST ហើយ ST មិនទទួលខុសត្រូវចំពោះជំនួយកម្មវិធី ឬការរចនាផលិតផលរបស់អ្នកទិញឡើយ។ គ្មានអាជ្ញាប័ណ្ណ បញ្ជាក់ ឬបង្កប់ន័យចំពោះសិទ្ធិកម្មសិទ្ធិបញ្ញាណាមួយត្រូវបានផ្តល់ដោយ ST នៅទីនេះ។ ការលក់បន្តនៃផលិតផល ST ជាមួយនឹងបទប្បញ្ញត្តិខុសពីព័ត៌មានដែលមានចែងនៅទីនេះ នឹងត្រូវចាត់ទុកជាមោឃៈនូវការធានាណាមួយដែលផ្តល់ដោយ ST សម្រាប់ផលិតផលនោះ។ ST និងនិមិត្តសញ្ញា ST គឺជាពាណិជ្ជសញ្ញារបស់ ST ។ សម្រាប់ព័ត៌មានបន្ថែមអំពីពាណិជ្ជសញ្ញា ST សូមមើល www.st.com/trademarks ។ ឈ្មោះផលិតផល ឬសេវាកម្មផ្សេងទៀតទាំងអស់គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។ ព័ត៌មាននៅក្នុងឯកសារនេះជំនួស និងជំនួសព័ត៌មានដែលបានផ្តល់ពីមុននៅក្នុងកំណែមុននៃឯកសារនេះ។ © 2024 STMicroelectronics - រក្សាសិទ្ធិគ្រប់យ៉ាង
ឯកសារ/ធនធាន
 |
STMicroelectronics STM32H5 Series Microcontrollers [pdf] សៀវភៅណែនាំអ្នកប្រើប្រាស់ STM32H5 Series Microcontrollers, STM32H5, Series Microcontrollers, Microcontrollers |