Intel OCT FPGA IP

OCT Intel FPGA IP អនុញ្ញាតឱ្យអ្នកធ្វើការក្រិតតាមខ្នាត I/O ថាមវន្តដោយយោងទៅឧបករណ៍ទប់ទល់ខាងក្រៅ។ OCT IP ធ្វើអោយប្រសើរឡើងនូវភាពត្រឹមត្រូវនៃសញ្ញា កាត់បន្ថយទំហំក្តារ និងចាំបាច់សម្រាប់ការទំនាក់ទំនងជាមួយឧបករណ៍ខាងក្រៅដូចជា ចំណុចប្រទាក់អង្គចងចាំ។ OCT IP មានសម្រាប់ឧបករណ៍ Intel Stratix® 10, Intel Arria® 10 និង Intel Cyclone® 10 GX ។ ប្រសិនបើអ្នកកំពុងផ្លាស់ប្តូរការរចនាពីឧបករណ៍ Stratix V, Arria V, និង Cyclone V អ្នកត្រូវធ្វើចំណាកស្រុក IP ។ សម្រាប់ព័ត៌មានលម្អិត សូមមើលព័ត៌មានពាក់ព័ន្ធ។

ព័ត៌មានពាក់ព័ន្ធ

• ការផ្ទេរ ALTOCT IP របស់អ្នកទៅ OCT Intel FPGA IP នៅទំព័រ 13
  • ផ្តល់នូវជំហានដើម្បីផ្ទេរស្នូល ALTOCT IP របស់អ្នកទៅស្នូល OCT IP ។
• មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ស្នូល IP ដែលក្រិតតាមខ្នាតថាមវន្ត (ALTOCT)
  • ផ្តល់ព័ត៌មានអំពីស្នូល ALTOCT IP ។
• ការណែនាំអំពី Intel FPGA IP Cores
  • ផ្តល់ព័ត៌មានទូទៅអំពីស្នូល IP របស់ Intel FPGA ទាំងអស់ រួមទាំងការកំណត់ ការបង្កើត ធ្វើឱ្យប្រសើរឡើង និងការក្លែងធ្វើស្នូល IP ។
• បង្កើត Version-Independent IP និង Platform Designer Simulation Scripts
  • បង្កើតស្គ្រីបក្លែងធ្វើដែលមិនត្រូវការការធ្វើបច្ចុប្បន្នភាពដោយដៃសម្រាប់ការអាប់ដេតកម្មវិធី ឬកំណែ IP ។
• ការអនុវត្តល្អបំផុតនៃការគ្រប់គ្រងគម្រោង
  • គោលការណ៍ណែនាំសម្រាប់ការគ្រប់គ្រងប្រកបដោយប្រសិទ្ធភាព និងការចល័តនៃគម្រោង និង IP របស់អ្នក។ files.
• បណ្ណសារមគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ OCT Intel FPGA IP នៅទំព័រ 13
  • ផ្តល់បញ្ជីការណែនាំអ្នកប្រើប្រាស់សម្រាប់កំណែមុននៃ OCCTintel FPGA IP ។

លក្ខណៈពិសេស OCT Intel FPGA IP

OCT IP គាំទ្រមុខងារដូចខាងក្រោម

• គាំទ្ររហូតដល់ 12 ប្លុកនៅលើបន្ទះឈីប (OCT)
• ការគាំទ្រសម្រាប់ការបញ្ចប់ស៊េរីនៅលើបន្ទះឈីបដែលបានក្រិតតាមខ្នាត (RS) និងការបញ្ចប់ប៉ារ៉ាឡែលនៅលើបន្ទះឈីប (RT) ដែលបានក្រិតតាមខ្នាត I/O pins ទាំងអស់
• តម្លៃបញ្ចប់ដែលបានក្រិតតាមខ្នាតនៃ 25 Ω និង 50 Ω
• ការគាំទ្រសម្រាប់ការក្រិតតាមខ្នាត OCT នៅក្នុងរបៀបថាមពល និងអ្នកប្រើប្រាស់

OCT Intel FPGA IP ជាងview

ដ្យាក្រាមកម្រិតកំពូល OCT IP

តួលេខនេះបង្ហាញពីដ្យាក្រាមកម្រិតកំពូលនៃ OCT IP ។

សមាសធាតុ OCT IP

សមាសភាគ	ការពិពណ៌នា
ម្ជុល RZQ	ម្ជុលដែលមានគោលបំណងពីរ។ នៅពេលប្រើជាមួយ OCT ម្ជុលភ្ជាប់ទៅ resistor យោងខាងក្រៅ ដើម្បីគណនាកូដក្រិតតាមខ្នាត ដើម្បីអនុវត្ត impedance ដែលត្រូវការ។
ប្លុក OCT	បង្កើត និងផ្ញើពាក្យកូដក្រិតតាមខ្នាតទៅប្លុកសតិបណ្ដោះអាសន្ន I/O ។
តក្កវិជ្ជា OCT	ទទួល​ពាក្យ​កូដ​ក្រិត​តាម​លំដាប់​ពី​ប្លុក OCT ហើយ​ផ្ញើ​ពាក្យ​កូដ​ក្រិត​ស្រប​ទៅ​នឹង​សតិបណ្ដោះអាសន្ន។

ម្ជុល RZQ

ប្លុក OCT នីមួយៗមានម្ជុល RZQ មួយ។

• ម្ជុល RZQ គឺជាម្ជុលដែលមានគោលបំណងពីរ។ ប្រសិនបើម្ជុលមិនត្រូវបានភ្ជាប់ទៅប្លុក OCT ទេ អ្នកអាចប្រើម្ជុលជាម្ជុល I/O ធម្មតា។
• ម្ជុលដែលបានក្រិតតាមខ្នាតត្រូវតែមានវ៉ុល VCCIO ដូចគ្នា។tage ជាប្លុក OCT និងម្ជុល RZQ ។ ម្ជុលដែលបានក្រិតតាមខ្នាតដែលភ្ជាប់ទៅប្លុក OCT ដូចគ្នាត្រូវតែមានស៊េរីដូចគ្នា និងតម្លៃបញ្ចប់ស្របគ្នា។
• អ្នកអាចអនុវត្តការកំណត់ទីតាំងនៅលើម្ជុល RZQ ដើម្បីកំណត់ទីតាំងនៃប្លុក OCT ពីព្រោះម្ជុល RZQ អាចត្រូវបានតភ្ជាប់ទៅប្លុក OCT ដែលត្រូវគ្នារបស់វាប៉ុណ្ណោះ។

ប្លុក OCT

ប្លុក OCT គឺជាសមាសធាតុដែលបង្កើតលេខកូដក្រិតដើម្បីបញ្ចប់ I/Os ។ ក្នុងអំឡុងពេលនៃការក្រិតតាមខ្នាត OCT ផ្គូផ្គងនឹង impedance ដែលឃើញនៅលើ resistor ខាងក្រៅតាមរយៈច្រក rzqin ។ បន្ទាប់មក ប្លុក OCT បង្កើតពាក្យកូដក្រិតតាមខ្នាត 16 ប៊ីតចំនួនពីរ ដែលពាក្យមួយ calibrate ការបញ្ចប់ស៊េរី និងពាក្យផ្សេងទៀត calibrate ការបញ្ចប់ស្របគ្នា។ ឡានក្រុងដែលឧទ្ទិសបញ្ជូនពាក្យជាស៊េរីទៅតក្កវិជ្ជា OCT ។

តក្កវិជ្ជា OCT

ប្លុក OCT ផ្ញើពាក្យកូដក្រិតតាមលំដាប់លំដោយទៅកាន់តក្កវិជ្ជា OCT តាមរយៈច្រក ser_data។ សញ្ញា enser នៅពេលកេះ បញ្ជាក់ពីប្លុក OCT ដើម្បីអានពាក្យកូដក្រិតតាមខ្នាត។ បន្ទាប់​មក ពាក្យ​កូដ​ក្រិត​តាម​ខ្នាត​ត្រូវ​បាន​បណ្ដោះ​អាសន្ន​ទៅ​ក្នុង​តក្កវិជ្ជា​ប្ដូរ​ស៊េរី​ទៅ​ប៉ារ៉ាឡែល។ បន្ទាប់ពីនោះ សញ្ញា s2pload អះអាងដោយស្វ័យប្រវត្តិដើម្បីផ្ញើពាក្យកូដក្រិតតាមខ្នាតស្របទៅនឹង I/O buffers។ ពាក្យ​កូដ​ក្រិត​ខ្នាត​ធ្វើ​ឱ្យ​ដំណើរការ ឬ​បិទ​ដំណើរការ​ត្រង់ស៊ីស្ទ័រ​ក្នុង​ប្លុក I/O ដែលនឹង​ត្រាប់តាម​ស៊េរី ឬ​ភាពធន់​ប៉ារ៉ាឡែល​ដើម្បី​ផ្គូផ្គង​នឹង​ឧបសគ្គ។

ផ្នែកខាងក្នុងនៃ OCT Logic

ការពិពណ៌នាមុខងារ OCT Intel FPGA IP

ដើម្បីបំពេញតាមលក្ខណៈជាក់លាក់នៃអង្គចងចាំ DDR ឧបករណ៍ Intel Stratix 10, Intel Arria 10 និង Intel Cyclone 10 GX គាំទ្រការបញ្ចប់ស៊េរីនៅលើបន្ទះឈីប (RS OCT) និងការបញ្ចប់ប៉ារ៉ាឡែលនៅលើបន្ទះឈីប (RT OCT) សម្រាប់ស្តង់ដារ I/O តែមួយ។ OCT អាចត្រូវបានគាំទ្រនៅលើធនាគារ I/O ណាមួយ។ VCCIO ត្រូវតែត្រូវគ្នាសម្រាប់ I/Os ទាំងអស់នៅក្នុងធនាគារដែលបានផ្តល់ឱ្យ។ នៅក្នុងឧបករណ៍ Intel Stratix 10, Intel Arria 10 ឬ Intel Cyclone 10 GX មានប្លុក OCT មួយនៅក្នុងធនាគារ I/O នីមួយៗ។ ប្លុក OCT នីមួយៗតម្រូវឱ្យមានការផ្សារភ្ជាប់ជាមួយនឹង resistor ខាងក្រៅ 240 Ω តាមរយៈម្ជុល RZQ ។

ម្ជុល RZQ ចែករំលែកការផ្គត់ផ្គង់ VCCIO ដូចគ្នាជាមួយធនាគារ I/O ដែលម្ជុលស្ថិតនៅ។ ម្ជុល RZQ គឺជាម្ជុល I/O មុខងារពីរ ដែលអ្នកអាចប្រើជា I/O ធម្មតា ប្រសិនបើអ្នកមិនប្រើការក្រិតតាមខ្នាត OCT ។ នៅពេលអ្នកប្រើម្ជុល RZQ សម្រាប់ការក្រិតតាមខ្នាត OCT ម្ជុល RZQ ភ្ជាប់ប្លុក OCT ទៅដីតាមរយៈរេស៊ីស្តង់ 240 Ω ខាងក្រៅ។ តួលេខខាងក្រោមបង្ហាញពីរបៀបដែល OCTs ត្រូវបានភ្ជាប់នៅក្នុងជួរឈរ I/O តែមួយ (នៅក្នុងខ្សែសង្វាក់ daisy) ។ OCT អាចក្រិត I/O ដែលជាកម្មសិទ្ធិរបស់ធនាគារណាមួយ ដោយផ្តល់ថាធនាគារស្ថិតនៅក្នុងជួរដូចគ្នា និងបំពេញតាមវ៉ុលtage តម្រូវការ។ ដោយសារតែមិនមានការតភ្ជាប់រវាងជួរឈរ OCT អាចចែករំលែកបានលុះត្រាតែម្ជុលជាកម្មសិទ្ធិរបស់ជួរឈរ I/O ដូចគ្នានៃ OCT ។

ការតភ្ជាប់ពីធនាគារទៅធនាគារ OCT

ជួរឈរ I/O នៅក្នុង Intel Quartus® Prime Pin Planner

តួលេខនេះគឺជាអតីតampលេ ប្លង់ប្រែប្រួលរវាងឧបករណ៍ Intel Stratix 10, Intel Arria 10 ឬ Intel Cyclone 10 GX ផ្សេងៗគ្នា។

ចំណុចប្រទាក់របៀបថាមពលឡើង

OCT IP នៅក្នុងរបៀបថាមពលឡើងមានចំណុចប្រទាក់សំខាន់ពីរ

• ចំណុចប្រទាក់បញ្ចូលមួយភ្ជាប់បន្ទះ FPGA RZQ ទៅប្លុក OCT
• លទ្ធផលពាក្យ 16 ប៊ីតពីរដែលភ្ជាប់ទៅសតិបណ្ដោះអាសន្ន I/O

ចំណុចប្រទាក់ OCT

របៀបអ្នកប្រើប្រាស់ OCT

របៀបអ្នកប្រើប្រាស់ OCT ដំណើរការដូចគ្នានឹងរបៀបថាមពល OCT ជាមួយនឹងការបន្ថែមការគ្រប់គ្រងអ្នកប្រើប្រាស់។

សញ្ញា FSM

តួលេខនេះបង្ហាញពីម៉ាស៊ីនរដ្ឋកំណត់ (FSM) នៅក្នុងស្នូលគ្រប់គ្រងសញ្ញាអ្នកប្រើប្រាស់ដែលខិតខំប្រឹងប្រែងនៅលើប្លុក OCT ។ FSM ធានាថាប្លុក OCT ធ្វើការក្រិតតាមខ្នាត ឬផ្ញើពាក្យកូដត្រួតពិនិត្យតាមសំណើរបស់អ្នក។

Fitter មិនសន្មតថា OCT របៀបអ្នកប្រើប្រាស់ទេ។ ប្រសិនបើអ្នកចង់ឱ្យប្លុក OCT របស់អ្នកប្រើមុខងារ OCT របៀបអ្នកប្រើ អ្នកត្រូវតែបង្កើត OCT IP ។ ទោះយ៉ាងណាក៏ដោយ ដោយសារការកំណត់ផ្នែករឹង អ្នកអាចប្រើ OCT IP តែមួយក្នុងទម្រង់អ្នកប្រើប្រាស់ OCT ក្នុងការរចនារបស់អ្នក។

ចំណាំ៖ OCT IP តែមួយអាចគ្រប់គ្រងបានរហូតដល់ 12 ប្លុក OCT ។

FSM ផ្តល់សញ្ញាដូចខាងក្រោម

• នាឡិកា
• កំណត់ឡើងវិញ
• s2pload
• calibration_busy
• calibration_shift_busy
• calibration_request

ចំណាំ៖ សញ្ញាទាំងនេះអាចប្រើបានតែក្នុងទម្រង់អ្នកប្រើប្រាស់ និងមិនមែនរបៀបបើកថាមពលទេ។

ព័ត៌មានពាក់ព័ន្ធ

សញ្ញា OCT Intel FPGA IP ។
ផ្តល់ព័ត៌មានបន្ថែមអំពីសញ្ញា FSM ។

ស្នូល FSM

លំហូរ FSM

រដ្ឋ FSM

រដ្ឋ	ការពិពណ៌នា
IDLE	នៅពេលអ្នកកំណត់វ៉ិចទ័រ calibration_request FSM ផ្លាស់ទីពីរដ្ឋ IDLE ទៅរដ្ឋ CAL ។ រក្សាវ៉ិចទ័រ calibration_request តាមតម្លៃរបស់វាសម្រាប់វដ្តនាឡិកាពីរ។ បន្ទាប់ពីវដ្តនាឡិកាពីរ FSM មានច្បាប់ចម្លងនៃវ៉ិចទ័រ។ អ្នកត្រូវតែកំណត់វ៉ិចទ័រឡើងវិញ ដើម្បីជៀសវាងការចាប់ផ្តើមដំណើរការក្រិតឡើងវិញ។
កាល់	ក្នុងអំឡុងពេលនៃស្ថានភាពនេះ FSM ពិនិត្យប៊ីតណាមួយនៅក្នុងវ៉ិចទ័រ calibration_request ត្រូវបានអះអាង និងផ្តល់សេវាកម្មឱ្យពួកគេ។ ប្លុក OCT ដែលត្រូវគ្នាចាប់ផ្តើមដំណើរការក្រិតតាមខ្នាតដែលចំណាយពេលប្រហែល 2,000 វដ្តនាឡិកាដើម្បីបញ្ចប់។ បន្ទាប់ពីការក្រិតតាមខ្នាតបានបញ្ចប់ សញ្ញា calibration_busy ត្រូវបានបញ្ចេញ។
ពិនិត្យម៉ាសប៊ីត	FSM ពិនិត្យប៊ីតនីមួយៗក្នុងវ៉ិចទ័រថាតើប៊ីតត្រូវបានកំណត់ឬអត់។

រដ្ឋ	ការពិពណ៌នា
Shift Mask បន្តិច	ស្ថានភាពនេះគ្រាន់តែរង្វិលជុំលើប៊ីតទាំងអស់ក្នុងវ៉ិចទ័ររហូតដល់វាប៉ះលេខ 1 ។
ការផ្លាស់ប្តូរស៊េរី	រដ្ឋនេះបញ្ជូនលេខកូដបញ្ចប់ពីប្លុក OCT ទៅកាន់តក្កវិជ្ជាបញ្ចប់។ វាត្រូវចំណាយពេល 32 វដ្តដើម្បីបញ្ចប់ការផ្ទេរ។ បន្ទាប់ពីការផ្ទេរនីមួយៗ FSM ពិនិត្យរកមើលប៊ីតដែលមិនទាន់សម្រេចនៅក្នុងវ៉ិចទ័រ និងផ្តល់សេវាកម្មឱ្យពួកគេតាមនោះ។
អាប់ដេតកំពុងរង់ចាំប៊ីត	ការចុះឈ្មោះដែលកំពុងរង់ចាំមានប៊ីតដែលត្រូវគ្នានឹងរាល់ប្លុក OCT នៅក្នុង OCT ​​Intel FPGA IP ។ រដ្ឋនេះធ្វើបច្ចុប្បន្នភាពការចុះឈ្មោះដែលមិនទាន់សម្រេចដោយកំណត់សំណើសេវាកម្មឡើងវិញ។
រួចរាល់	នៅពេលដែលសញ្ញា calibration_shift_busy ត្រូវបានលុបចោល អ្នកអាចអះអាង s2pload អះអាងដោយស្វ័យប្រវត្តិ ដើម្បីផ្ទេរលេខកូដបញ្ចប់ថ្មីទៅក្នុងបណ្តុំ។ សញ្ញា s2pload អះអាងយ៉ាងហោចណាស់ 25 ns ។ ដោយសារតែដែនកំណត់ផ្នែករឹង អ្នកមិនអាចស្នើសុំការក្រិតតាមខ្នាតផ្សេងទៀតបានទេ រហូតដល់គ្រប់ប៊ីតទាំងអស់ចូល calibration_shift_busy vector មានកម្រិតទាប។

OCT Intel FPGA IP Design Example

OCT IP អាចបង្កើតការរចនា example ដែលត្រូវគ្នានឹងការកំណត់រចនាសម្ព័ន្ធដូចគ្នាដែលបានជ្រើសរើសសម្រាប់ IP ។ ការរចនា example គឺជាការរចនាដ៏សាមញ្ញមួយដែលមិនកំណត់គោលដៅកម្មវិធីជាក់លាក់ណាមួយឡើយ។ អ្នកអាចប្រើការរចនា example ជាឯកសារយោងអំពីរបៀបធ្វើឱ្យ IP ភ្លាមៗ។ ដើម្បីបង្កើតការរចនា example files, បើក Generate Example ជម្រើសរចនានៅក្នុងប្រអប់ Generation dialog box កំឡុងពេលបង្កើត IP ។

ចំណាំ៖ OCT IP មិនគាំទ្រការបង្កើត VHDL ទេ។

• កម្មវិធីបង្កើតកម្មវិធី _ឧample_design directory រួមជាមួយនឹង IP ដែល គឺជាឈ្មោះ IP របស់អ្នក។
• នេះ។ _ឧampថត le_design មានស្គ្រីប make_qii_design.tcl ។
• .qsys files គឺសម្រាប់ប្រើប្រាស់ផ្ទៃក្នុងកំឡុងពេលរចនា exampជំនាន់តែប៉ុណ្ណោះ។ អ្នកមិនអាចកែសម្រួល files.

ការបង្កើត Intel Quartus® Prime Design Example

ស្គ្រីប make_qii_design.tcl បង្កើតការរចនាដែលអាចសំយោគបាន។ample រួមជាមួយនឹងគម្រោង Intel Quartus® Prime ដែលត្រៀមរួចជាស្រេចសម្រាប់ការចងក្រង។ ដើម្បីបង្កើតការរចនាដែលអាចសំយោគបាន ឧampដូច្នេះ សូមអនុវត្តតាមជំហានទាំងនេះ។

1. បន្ទាប់ពីបង្កើត IP រួមជាមួយនឹងការរចនា example files ដំណើរការស្គ្រីបខាងក្រោមនៅប្រអប់បញ្ចូលពាក្យបញ្ជា៖ quartus_sh -t make_qii_design.tcl ។
2. ប្រសិនបើអ្នកចង់បញ្ជាក់ឧបករណ៍ជាក់លាក់ដែលត្រូវប្រើ សូមប្រើពាក្យបញ្ជាខាងក្រោម៖ quartus_sh -t make_qii_design.tcl .

ស្គ្រីបបង្កើតថត qii ដែលមានគម្រោង ed_synth.qpf file. អ្នកអាចបើក និងចងក្រងគម្រោងនេះនៅក្នុងកម្មវិធី Intel Quartus Prime ។

សេចក្តីយោង OCT ​​Intel FPGA IP

ការកំណត់ប៉ារ៉ាម៉ែត្រ OCT Intel FPGA IP

ប៉ារ៉ាម៉ែត្រ OCT IP

ឈ្មោះ	តម្លៃ	ការពិពណ៌នា
ចំនួនប្លុក OCT	២៩ ដល់ ៣៨	បញ្ជាក់ចំនួនប្លុក OCT ដែលត្រូវបង្កើត។ តម្លៃលំនាំដើមគឺ 1.
ប្រើឈ្មោះច្រកដែលត្រូវគ្នានឹងថយក្រោយ	On បិទ	ពិនិត្យវាដើម្បីប្រើឈ្មោះកម្រិតកំពូលដែលចាស់ត្រូវគ្នាជាមួយ ALTOCT IP ។ ប៉ារ៉ាម៉ែត្រនេះត្រូវបានបិទតាមលំនាំដើម។
របៀប OCT	បង្កើនថាមពល អ្នកប្រើប្រាស់	បញ្ជាក់ថាតើ OCT អាចគ្រប់គ្រងដោយអ្នកប្រើប្រាស់បានឬអត់។ តម្លៃលំនាំដើមគឺ ថាមពលឡើង.
ប្លុក OCT x របៀបក្រិត	នៅលីវ ទ្វេដង POD	បញ្ជាក់របៀបក្រិតសម្រាប់ OCT ។ X ត្រូវនឹងចំនួនប្លុក OCT ។ តម្លៃលំនាំដើមគឺ នៅលីវ.

សញ្ញា OCT Intel FPGA IP

បញ្ចូលសញ្ញាចំណុចប្រទាក់

ឈ្មោះសញ្ញា	ទិសដៅ	ការពិពណ៌នា
rzqin	បញ្ចូល	ការភ្ជាប់បញ្ចូលពីបន្ទះ RZQ ទៅប្លុក OCT ។ បន្ទះ RZQ ត្រូវបានភ្ជាប់ទៅនឹងការទប់ទល់ខាងក្រៅ។ ប្លុក OCT ប្រើ impedance តភ្ជាប់ទៅច្រក rzqin ជាឯកសារយោងដើម្បីបង្កើតលេខកូដក្រិត។ សញ្ញា​នេះ​មាន​សម្រាប់​ការ​បើក​ថាមពល និង​របៀប​អ្នក​ប្រើ។
នាឡិកា	បញ្ចូល	នាឡិកាបញ្ចូលសម្រាប់របៀបអ្នកប្រើប្រាស់ OCT ។ នាឡិកាត្រូវតែមាន 20 MHz ឬតិចជាងនេះ។
កំណត់ឡើងវិញ	បញ្ចូល	បញ្ចូលសញ្ញាកំណត់ឡើងវិញ។ ការកំណត់ឡើងវិញគឺសមកាលកម្ម។
calibration_request	បញ្ចូល	បញ្ចូលវ៉ិចទ័រសម្រាប់ [NUMBER_OF_OCT:0] ។ រាល់ប៊ីតត្រូវគ្នាទៅនឹងប្លុក OCT ។ នៅពេលដែលប៊ីតត្រូវបានកំណត់ទៅ 1 នោះ OCT ដែលត្រូវគ្នានឹងក្រិតតាមខ្នាត បន្ទាប់មកប្តូរជាស៊េរីពាក្យកូដទៅជាប្លុកតក្កវិជ្ជាបញ្ចប់។ សំណើត្រូវធ្វើឡើងសម្រាប់វដ្តនាឡិកាពីរ។ ដោយសារការកំណត់ផ្នែករឹង អ្នកត្រូវតែរង់ចាំរហូតដល់វ៉ិចទ័រ calibration_shift_busy ទៅជាសូន្យ រហូតដល់សំណើផ្សេងទៀតត្រូវបានចេញ។ បើមិនដូច្នោះទេសំណើរបស់អ្នកនឹងមិនត្រូវបានដំណើរការទេ។
calibration_shift_busy	ទិន្នផល	វ៉ិចទ័រលទ្ធផលសម្រាប់ [NUMBER_OF_OCT:0] ដែលបង្ហាញថាប្លុក OCT មួយណាដែលកំពុងដំណើរការលើការក្រិតតាមខ្នាត និងការផ្លាស់ប្តូរលេខកូដបញ្ចប់ទៅជាប្លុកតក្កវិជ្ជាបញ្ចប់។ នៅពេលដែលប៊ីតគឺ 1 វាបង្ហាញថាប្លុក OCT កំពុងធ្វើការក្រិតតាមខ្នាត និងប្តូរពាក្យកូដទៅជាប្លុកតក្កវិជ្ជាបញ្ចប់។
calibration_busy	ទិន្នផល	វ៉ិចទ័រលទ្ធផលសម្រាប់ [NUMBER_OF_OCT:0] ដែលបង្ហាញថាប្លុក OCT ណាមួយដែលកំពុងដំណើរការលើការក្រិតតាមខ្នាត។ នៅពេលដែលប៊ីតគឺ 1 វាបង្ហាញថាប្លុក OCT កំពុងធ្វើការក្រិតតាមខ្នាត
តុលា_ _series_termination control[15:0]	ទិន្នផល	សញ្ញាទិន្នផល 16 ប៊ីត ជាមួយ ចាប់ពីលេខ 0 ដល់ 11។ សញ្ញានេះភ្ជាប់ទៅច្រកត្រួតពិនិត្យការបញ្ចប់ស៊េរីនៅលើទ្រនាប់បញ្ចូល/ទិន្នផល។ ច្រកនេះផ្ញើលេខកូដបញ្ចប់ស៊េរីដែលក្រិត Rs.
តុលា_ _parallel_termination_ control[15:0]	ទិន្នផល	សញ្ញាទិន្នផល 16 ប៊ីត ជាមួយ ចាប់ពីលេខ 0 ដល់ 11។ សញ្ញានេះភ្ជាប់ទៅច្រកត្រួតពិនិត្យការបញ្ចប់ស្របគ្នានៅលើទ្រនាប់បញ្ចូល/ទិន្នផល។ ច្រកនេះផ្ញើលេខកូដបញ្ចប់ប៉ារ៉ាឡែលដែលធ្វើក្រិត Rt.

កិច្ចការ QSF

ឧបករណ៍ Intel Stratix 10, Intel Arria 10 និង Intel Cyclone 10 GX មានការកំណត់ Intel Quartus Prime ដែលទាក់ទងនឹងការបញ្ចប់ដូចខាងក្រោម file កិច្ចការ (.qsf)៖

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

កិច្ចការ QSF

កិច្ចការ QSF	ព័ត៌មានលម្អិត
INPUT_TERMINATION OUTPUT_TERMINATION	កិច្ចការបញ្ចប់ការបញ្ចូល/ទិន្នផល បញ្ជាក់តម្លៃការបញ្ចប់ជា ohm នៅលើ pin ដែលត្រូវសួរ។ Exampលេ៖
	set_instance_assignment -name INPUT_TERMINATION - ទៅ set_instance_assignment -name OUTPUT_TERMINATION - ទៅ
	ដើម្បីបើកច្រកការបញ្ចប់ស៊េរី/ប៉ារ៉ាឡែល រួមបញ្ចូលកិច្ចការទាំងនេះ ដែលបញ្ជាក់ស៊េរី និងតម្លៃការបញ្ចប់ស្របគ្នាសម្រាប់ម្ជុល។ ត្រូវប្រាកដថាភ្ជាប់ការគ្រប់គ្រងការបញ្ចប់ស៊េរី និងច្រកត្រួតពិនិត្យការបញ្ចប់ស្របគ្នាពី OCT Intel FPGA IP ទៅ GPIO Intel FPGA IP ។ Exampលេ៖
	set_instance_assignment -name INPUT_TERMINATION “PARALLEL OHM ជាមួយ calibrATION” -to set_instance_assignment -name OUTPUT_TERMINATION “SERIES OHM ជាមួយ calibrATION” -to
TERMINATION_CONTROL_BL OCK	ដឹកនាំ Fitter ដើម្បីធ្វើការតភ្ជាប់ត្រឹមត្រូវពីប្លុក OCT ដែលចង់បានទៅកាន់ម្ជុលដែលបានបញ្ជាក់។ ការចាត់តាំងនេះមានប្រយោជន៍នៅពេលដែលសតិបណ្ដោះអាសន្ន I/O មិនត្រូវបានធ្វើឱ្យសកម្មភ្លាមៗ ហើយអ្នកត្រូវភ្ជាប់ម្ជុលជាមួយប្លុក OCT ជាក់លាក់មួយ។ Exampលេ៖
	set_instance_assignment -name TERMINATION_CONTROL_BLOCK - ទៅ
RZQ_GROUP	កិច្ចការនេះត្រូវបានគាំទ្រនៅក្នុងឧបករណ៍ Intel Stratix 10, Intel Arria 10 និង Intel Cyclone 10 GX ប៉ុណ្ណោះ។ កិច្ចការនេះបង្កើត OCT IP ដោយមិនកែប្រែ RTL ។ Fitter ស្វែងរកឈ្មោះ pin rzq នៅក្នុងបញ្ជី netlist ។ ប្រសិនបើម្ជុលមិនមានទេ Fitter បង្កើតឈ្មោះ pin រួមជាមួយនឹង OCT ​​IP និងការតភ្ជាប់ដែលត្រូវគ្នារបស់វា។ នេះអនុញ្ញាតឱ្យអ្នកបង្កើតក្រុមម្ជុលដែលត្រូវបានក្រិតតាមខ្នាតដោយ OCT ដែលមានស្រាប់ ឬមិនមានស្រាប់ ហើយ Fitter ធានានូវភាពស្របច្បាប់នៃការរចនា។ Exampលេ៖
	set_instance_assignment -name RZQ_GROUP - ទៅ

ការបញ្ចប់អាចមាននៅលើសតិបណ្ដោះអាសន្នបញ្ចូល និងទិន្នផល ហើយជួនកាលក្នុងពេលដំណាលគ្នា។ មានវិធីពីរយ៉ាងក្នុងការភ្ជាប់ក្រុម pin ជាមួយប្លុក OCT៖

• ប្រើការចាត់តាំង .qsf ដើម្បីបង្ហាញថា pin (bus) មួយណាត្រូវបានភ្ជាប់ជាមួយនឹងប្លុក OCT មួយណា។ អ្នកអាចប្រើការចាត់តាំង TERMINATION_CONTROL_BLOCK ឬ RZQ_GROUP ។ កិច្ចការពីមុនភ្ជាប់ម្ជុលជាមួយ OCT ភ្លាមៗនៅក្នុង RTL ខណៈដែលលេខក្រោយភ្ជាប់ម្ជុលជាមួយ OCT ដែលទើបបង្កើតថ្មីដោយមិនកែប្រែ RTL ។
• ធ្វើភ្លាមៗនូវ I/O buffer primitives នៅកម្រិតកំពូល ហើយភ្ជាប់ពួកវាទៅប្លុក OCT ដែលសមស្រប។

ចំណាំ៖ ធនាគារ I/O ទាំងអស់ដែលមាន VCCIO ដូចគ្នាអាចចែករំលែកប្លុក OCT មួយ ទោះបីជាធនាគារ I/O ជាក់លាក់នោះមានប្លុក OCT ផ្ទាល់ខ្លួនក៏ដោយ។ អ្នកអាចភ្ជាប់លេខ I/O pins ដែលគាំទ្រការបញ្ចប់ដែលបានក្រិតតាមខ្នាតទៅនឹងប្លុក OCT ។ ត្រូវប្រាកដថាអ្នកភ្ជាប់ I/Os ជាមួយនឹងការកំណត់ដែលត្រូវគ្នាទៅនឹងប្លុក OCT។ អ្នកក៏ត្រូវធានាថាប្លុក OCT និង I/Os ដែលត្រូវគ្នារបស់វាមានតម្លៃ VCCIO និងស៊េរី ឬប៉ារ៉ាឡែល។ ជាមួយនឹងការកំណត់ទាំងនេះ Fitter ដាក់ប្លុក I/Os និង OCT ​​នៅក្នុងជួរឈរតែមួយ។ កម្មវិធី Intel Quartus Prime បង្កើតសារព្រមាន ប្រសិនបើមិនមានម្ជុលភ្ជាប់ទៅប្លុក។

លំហូរផ្ទេរ IP សម្រាប់ឧបករណ៍ Arria V, Cyclone V និង Stratix V

លំហូរនៃការធ្វើចំណាកស្រុក IP អនុញ្ញាតឱ្យអ្នកធ្វើចំណាកស្រុក ALTOCT IP របស់ឧបករណ៍ Arria V, Cyclone V និង Stratix V ទៅកាន់ OCT Intel FPGA IP របស់ Intel Stratix 10, Intel Arria 10 ឬ Intel Cyclone 10 GX ។ លំហូរផ្ទេរ IP កំណត់រចនាសម្ព័ន្ធ OCT IP ដើម្បីផ្គូផ្គងការកំណត់របស់ ALTOCT IP ដែលអនុញ្ញាតឱ្យអ្នកបង្កើត IP ឡើងវិញ។

ចំណាំ៖ IP នេះ​គាំទ្រ​លំហូរ​ការ​ធ្វើ​ចំណាក​ស្រុក IP ក្នុង​របៀប​ក្រិត​ខ្នាត OCT តែមួយ​ប៉ុណ្ណោះ។ ប្រសិនបើអ្នកកំពុងប្រើរបៀបក្រិតពីរដង ឬ POD អ្នកមិនចាំបាច់ធ្វើចំណាកស្រុក IP ទេ។

ការផ្ទេរ ALTOCT IP របស់អ្នកទៅ OCT Intel FPGA IP

ដើម្បីផ្លាស់ទី ALTOCT IP របស់អ្នកទៅ OCT IP សូមអនុវត្តតាមជំហានទាំងនេះ

1. បើក ALTOCT IP របស់អ្នកនៅក្នុង IP Catalog ។
2. នៅក្នុងគ្រួសារឧបករណ៍ដែលបានជ្រើសរើសបច្ចុប្បន្ន សូមជ្រើសរើស Stratix 10, Arria 10, ឬ Cyclone 10 GX ។
3. ចុច Finish ដើម្បីបើក OCT IP នៅក្នុងកម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រ។ កម្មវិធីកែសម្រួលប៉ារ៉ាម៉ែត្រកំណត់ការកំណត់ OCT IP ស្រដៀងនឹងការកំណត់ IP ALTOCT ។
4. ប្រសិនបើមានការកំណត់ដែលមិនឆបគ្នារវាងទាំងពីរ សូមជ្រើសរើសការកំណត់ដែលគាំទ្រថ្មី។
5. ចុច Finish ដើម្បីបង្កើត IP ឡើងវិញ។
6. ជំនួស ALTOCT IP instantiation របស់អ្នកនៅក្នុង RTL ជាមួយ OCT IP ។

ចំណាំ៖ ឈ្មោះច្រក OCT IP ប្រហែលជាមិនត្រូវគ្នានឹងឈ្មោះច្រក IP របស់ ALTOCT ទេ។ ដូច្នេះការប្តូរឈ្មោះ IP ក្នុងពេលភ្លាមៗគឺមិនគ្រប់គ្រាន់ទេ។

បណ្ណសារមគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ OCT Intel FPGA IP

ប្រសិនបើកំណែស្នូល IP មិនត្រូវបានរាយបញ្ជី ការណែនាំអ្នកប្រើប្រាស់សម្រាប់កំណែស្នូល IP ពីមុនត្រូវបានអនុវត្ត។

កំណែស្នូល IP	ការណែនាំអ្នកប្រើប្រាស់
17.1	មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល Intel FPGA OCT IP

ប្រវត្តិកែប្រែឯកសារសម្រាប់ OCT Intel FPGA IP មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់

កំណែឯកសារ	កំណែ Intel Quartus Prime	កំណែ IP	ការផ្លាស់ប្តូរ
2019.07.03	19.2	19.1	បានបន្ថែមការគាំទ្រសម្រាប់ឧបករណ៍ Intel Stratix 10 ។ បានធ្វើបច្ចុប្បន្នភាពឈ្មោះ IP ខាងក្រោម៖ "Intel FPGA OCT" ទៅ "OCT Intel FPGA IP"  "Intel FPGA GPIO" ទៅ "GPIO Intel FPGA IP" បានធ្វើបច្ចុប្បន្នភាពសញ្ញា s2pload៖ បានលុប s2pload ចេញពីសញ្ញាអ្នកប្រើប្រាស់ដែលមាន។ បានធ្វើបច្ចុប្បន្នភាពការពិពណ៌នាទាក់ទងនឹងឥរិយាបថសញ្ញា s2pload ។

 

កាលបរិច្ឆេទ	កំណែ	ការផ្លាស់ប្តូរ
ខែវិច្ឆិកា ឆ្នាំ 2017	2017.11.06	បានបន្ថែមការគាំទ្រសម្រាប់ឧបករណ៍ Intel Cyclone 10 GX ។ ប្តូរឈ្មោះ Altera OCT IP core ទៅ Intel FPGA OCT IP core។ ប្តូរឈ្មោះ Qsys ទៅអ្នករចនាវេទិកា។ អត្ថបទដែលបានធ្វើបច្ចុប្បន្នភាពសម្រាប់ការប្តូរម៉ាក Intel បន្ថែម។
ឧសភា 2017	2017.05.08	ប្តូរឈ្មោះជា Intel ។
ខែធ្នូ ឆ្នាំ 2015	2015.12.07	បានផ្លាស់ប្តូរឧទាហរណ៍នៃ "មុខងារមេហ្គា" ទៅ "ស្នូល IP" ។ ករណីដែលបានផ្លាស់ប្តូរ ត្រីមាសទី II ទៅ Quartus Prime. ការកែសម្រួលផ្សេងៗចំពោះខ្លឹមសារ និងតំណ ដើម្បីកែលម្អរចនាប័ទ្ម និងភាពច្បាស់លាស់។
ខែសីហា ឆ្នាំ ២០២៣	2014.08.18	បានបន្ថែមព័ត៌មានអំពីការក្រិតតាមខ្នាត OCT នៅក្នុងរបៀបអ្នកប្រើប្រាស់។ បានធ្វើបច្ចុប្បន្នភាពសញ្ញា IP និងប៉ារ៉ាម៉ែត្រស្នូល៖ core_rzqin_export បានប្តូរទៅ rzqin core_series_termination_control_export បានប្តូរទៅ តុលា_ _series_termination control[15:0] core_parallel_termination_control_export បានប្តូរទៅ oct_ _parallel_termination_control[15:0]
ខែវិច្ឆិកា ឆ្នាំ 2013	2013.11.29	ការចេញផ្សាយដំបូង។

លេខសម្គាល់៖ 683708
កំណែ៖ 2019.07.03

ឯកសារ/ធនធាន

Intel OCT FPGA IP [pdf] ការណែនាំអ្នកប្រើប្រាស់ OCT FPGA IP, OCT, FPGA IP

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់