eSRAM Intel FPGA IP
ព័ត៌មានអំពីផលិតផល
ផលិតផលនេះគឺជា Intel FPGA IP ដែលអាចប្រើបានជាមួយកម្មវិធី Intel Quartus Prime Design Suite ។ IP មានកំណែផ្សេងៗគ្នាដែលត្រូវគ្នានឹងកំណែកម្មវិធីរហូតដល់ v19.1 ។ ចាប់ផ្តើមពីកម្មវិធីកំណែ 19.2 គ្រោងការណ៍កំណែថ្មីត្រូវបានណែនាំសម្រាប់ Intel FPGA IP ។
កំណែ IP មានដូចខាងក្រោម៖
| កំណែ | កាលបរិច្ឆេទ | កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | បានបើកដំណើរការការតភ្ជាប់សមាសធាតុប្រព័ន្ធ Intel AgilexTM eSRAM IP ការគាំទ្រនៅក្នុងឧបករណ៍អ្នករចនាវេទិកា។ |
ISO 9001:2015 បានចុះឈ្មោះ |
| v20.0.0 | 2021.10.04 | 21.3 | បានធ្វើបច្ចុប្បន្នភាព ch{0-7}_ecc_dec_eccmode និង ch{0-7}_ecc_enc_ecmcode ប៉ារ៉ាម៉ែត្រទៅ ECC_DISABLED សម្រាប់ច្រកដែលមិនប្រើ។ |
ការអាប់ដេត IP គឺទាមទារដើម្បីទទួលបានការចងក្រងលិខិតឆ្លងដែន ជាមួយនឹងកម្មវិធី Intel Quartus Prime Pro Edition កំណែ 21.3 ។ |
| v19.2.1 | 2021.06.29 | 21.2 | ជួសជុលការបំពានការរក្សាទុកដោយបន្ថែម (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) ទៅកាន់ eSRAM Intel Agilex FPGA អាយភី |
ការផ្លាស់ប្តូរគឺស្រេចចិត្ត។ ការអាប់ដេត IP ត្រូវបានទាមទារ ប្រសិនបើ IP របស់អ្នក។ មិនអាចបំពេញតាមលក្ខណៈពិសេសនៃការអនុវត្តអតិបរមាបានទេដោយសារការផ្អាក ការបំពាន។ |
| v19.2.0 | 2020.12.14 | 19.4 | បានដកកម្មវិធីបំលែងកូដ និងឌិកូដ ECC ថាមវន្ត — រំលង លក្ខណៈ។ |
គ្មាន |
| v19.1.1 | 2019.07.01 | 19.2 | ការចេញផ្សាយដំបូងសម្រាប់ឧបករណ៍ Intel Agilex ។ | គ្មាន |
ប្រសិនបើចំណាំចេញផ្សាយមិនមានសម្រាប់កំណែ IP ជាក់លាក់ទេ វាមានន័យថាមិនមានការផ្លាស់ប្តូរនៅក្នុងកំណែនោះ។
ចំណាំ៖ លេខ Intel FPGA IP version (XYZ) អាចផ្លាស់ប្តូរជាមួយនឹងកំណែកម្មវិធី Intel Quartus Prime នីមួយៗ។
ការណែនាំអំពីការប្រើប្រាស់ផលិតផល
ដើម្បីប្រើ Intel FPGA IP សូមអនុវត្តតាមជំហានទាំងនេះ៖
- ត្រូវប្រាកដថាអ្នកមានកម្មវិធី Intel Quartus Prime Design Suite ដែលឆបគ្នាបានដំឡើងនៅលើប្រព័ន្ធរបស់អ្នក។
- ទាញយកកំណែ Intel FPGA IP ដែលត្រូវគ្នាដែលត្រូវនឹងកំណែកម្មវិធីរបស់អ្នក។
- ស្រង់ IP ដែលបានទាញយក files ទៅទីតាំងសមរម្យនៅលើកុំព្យូទ័ររបស់អ្នក។
- បើកកម្មវិធី Intel Quartus Prime ហើយបង្កើតគម្រោងថ្មី ឬបើកគម្រោងដែលមានស្រាប់។
- នៅក្នុងការកំណត់គម្រោង ឬកាតាឡុក IP កំណត់ទីតាំង និងបន្ថែម Intel FPGA IP ទៅក្នុងគម្រោងរបស់អ្នក។
- កំណត់ប៉ារ៉ាម៉ែត្រ IP តាមតម្រូវការរបស់អ្នក។
- ភ្ជាប់ IP ទៅសមាសធាតុ ឬម៉ូឌុលផ្សេងទៀតនៅក្នុងការរចនារបស់អ្នកដោយប្រើឧបករណ៍អ្នករចនាវេទិកា។
- ត្រូវប្រាកដថាការអាប់ដេត IP ចាំបាច់ណាមួយត្រូវបានអនុវត្ត ប្រសិនបើបានបញ្ជាក់នៅក្នុងព័ត៌មានផលិតផល។
- ចងក្រង និងផ្ទៀងផ្ទាត់ការរចនារបស់អ្នកដោយប្រើកម្មវិធី Intel Quartus Prime ។
- បន្តជាមួយនឹងជំហានបន្ថែមទៀតតាមតម្រូវការការរចនា និងគោលដៅគម្រោងរបស់អ្នក។
eSRAM Intel® Agilex™ FPGA IP
កំណត់ចំណាំចេញផ្សាយ
ប្រសិនបើចំណាំចេញផ្សាយមិនមានសម្រាប់កំណែ IP ជាក់លាក់ទេ IP មិនមានការផ្លាស់ប្តូរនៅក្នុងកំណែនោះ។ សម្រាប់ព័ត៌មានស្តីពីការចេញផ្សាយការអាប់ដេត IP ដល់ v18.1 សូមមើលកំណត់ចំណាំការចេញផ្សាយកំណែអាប់ដេត Intel® Quartus® Prime Design Suite ។
កំណែ Intel FPGA IP ត្រូវគ្នានឹងកំណែកម្មវិធី Intel Quartus Prime Design Suite រហូតដល់ v19.1 ។ ចាប់ផ្តើមនៅក្នុង Intel Quartus Prime Design Suite កំណែ 19.2, Intel FPGA IP មានគ្រោងការណ៍កំណែថ្មី។
លេខ Intel FPGA IP version (XYZ) អាចផ្លាស់ប្តូរជាមួយនឹងកំណែកម្មវិធី Intel Quartus Prime នីមួយៗ។
- X បង្ហាញពីការកែប្រែសំខាន់នៃ IP ។ ប្រសិនបើអ្នកធ្វើបច្ចុប្បន្នភាពកម្មវិធី Intel Quartus Prime អ្នកត្រូវតែបង្កើត IP ឡើងវិញ។
- Y បង្ហាញថា IP រួមបញ្ចូលមុខងារថ្មីៗ។ បង្កើត IP របស់អ្នកឡើងវិញ ដើម្បីរួមបញ្ចូលមុខងារថ្មីៗទាំងនេះ។
- Z បង្ហាញថា IP រួមបញ្ចូលការផ្លាស់ប្តូរតិចតួច។ បង្កើត IP របស់អ្នកឡើងវិញ ដើម្បីរួមបញ្ចូលការផ្លាស់ប្តូរទាំងនេះ។
ព័ត៌មានពាក់ព័ន្ធ
- កំណត់ចំណាំការចេញផ្សាយកំណែអាប់ដេត Intel Quartus Prime Design Suite
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់អង្គចងចាំបង្កប់ Intel Agilex™
- Errata សម្រាប់ eSRAM Intel Agilex™ FPGA IP នៅក្នុងមូលដ្ឋានចំណេះដឹង
eSRAM Intel Agilex™ FPGA IP v20.1.0
តារាង 1. v20.1.0 2022.09.26
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 22.3 | បានបើកដំណើរការការគាំទ្រផ្នែកប្រព័ន្ធ IP របស់ Intel Agilex™ eSRAM នៅក្នុងឧបករណ៍អ្នករចនាវេទិកា។ | ការធ្វើឱ្យប្រសើរឡើង IP គឺស្រេចចិត្តនៅក្នុងកម្មវិធី Intel Quartus Prime Pro Edition កំណែ 22.3 ។
|
eSRAM Intel Agilex FPGA IP v20.0.0
តារាង 2. v20.0.0 2021.10.04
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 21.3 | បានធ្វើបច្ចុប្បន្នភាពប៉ារ៉ាម៉ែត្រ ch{0-7}_ecc_dec_eccmode និង ch{0-7}_ecc_enc_eccmode ទៅ ECC_DISABLED សម្រាប់ច្រកដែលមិនប្រើ។ | ការអាប់ដេត IP គឺត្រូវបានទាមទារ ដើម្បីទទួលបានការចងក្រងលិខិតឆ្លងដែនជាមួយនឹងកម្មវិធី Intel Quartus Prime Pro Edition កំណែ 21.3 ។ |
តារាង 3. v19.2.1 2021.06.29
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 21.2 | ជួសជុលការបំពានការរក្សាទុកដោយបន្ថែម (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN 100″*) ទៅ eSRAM Intel Agilex FPGA IP ។ | ការផ្លាស់ប្តូរគឺស្រេចចិត្ត។ អ្នកត្រូវបានតម្រូវឱ្យធ្វើការអាប់ដេត IP ប្រសិនបើ IP របស់អ្នកមិនអាចបំពេញតាមលក្ខណៈបច្ចេកទេសនៃការអនុវត្តអតិបរមាបានទេ ដោយសារការបំពានការរក្សាទុក។ |
eSRAM Intel Agilex FPGA IP v19.2.0
តារាង 4. v19.2.0 2020.12.14
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 19.4 | បានលុបមុខងារបំប្លែងកម្មវិធីបំលែងកូដ និងឧបករណ៍បំប្លែង ECC ថាមវន្ត។ | — |
eSRAM Intel Agilex FPGA IP v19.1.1
តារាង 5. v19.1.1 2019.07.01
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 19.2 | ការចេញផ្សាយដំបូងសម្រាប់ឧបករណ៍ Intel Agilex ។ | — |
eSRAM Intel FPGA IP Release Notes (ឧបករណ៍ Intel Stratix® 10)
ប្រសិនបើចំណាំចេញផ្សាយមិនមានសម្រាប់កំណែ IP ជាក់លាក់ទេ IP មិនមានការផ្លាស់ប្តូរនៅក្នុងកំណែនោះ។ សម្រាប់ព័ត៌មានស្តីពីការចេញផ្សាយការអាប់ដេត IP ដល់ v18.1 សូមយោងទៅលើ Intel Quartus Prime Design Suite Update Release Notes។
កំណែ Intel FPGA IP ត្រូវគ្នានឹងកំណែកម្មវិធី Intel Quartus Prime Design Suite រហូតដល់ v19.1 ។ ចាប់ផ្តើមនៅក្នុង Intel Quartus Prime Design Suite កំណែ 19.2, Intel FPGA IP មានគ្រោងការណ៍កំណែថ្មី។
លេខ Intel FPGA IP version (XYZ) អាចផ្លាស់ប្តូរជាមួយនឹងកំណែកម្មវិធី Intel Quartus Prime នីមួយៗ។ ការផ្លាស់ប្តូរនៅក្នុង៖
- X បង្ហាញពីការកែប្រែសំខាន់នៃ IP ។ ប្រសិនបើអ្នកធ្វើបច្ចុប្បន្នភាពកម្មវិធី Intel Quartus Prime អ្នកត្រូវតែបង្កើត IP ឡើងវិញ។
- Y បង្ហាញថា IP រួមបញ្ចូលមុខងារថ្មីៗ។ បង្កើត IP របស់អ្នកឡើងវិញ ដើម្បីរួមបញ្ចូលមុខងារថ្មីៗទាំងនេះ។
- Z បង្ហាញថា IP រួមបញ្ចូលការផ្លាស់ប្តូរតិចតួច។ បង្កើត IP របស់អ្នកឡើងវិញ ដើម្បីរួមបញ្ចូលការផ្លាស់ប្តូរទាំងនេះ។
ព័ត៌មានពាក់ព័ន្ធ
- កំណត់ចំណាំការចេញផ្សាយកំណែអាប់ដេត Intel Quartus Prime Design Suite
- Intel Stratix® 10 មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់អង្គចងចាំដែលបានបង្កប់
- Errata សម្រាប់ eSRAM Intel FPGA IP នៅក្នុងមូលដ្ឋានចំណេះដឹង
eSRAM Intel FPGA IP v19.2.0
តារាង 6. v19.2.0 2022.09.26
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 22.3 | បានបើកដំណើរការការគាំទ្រការតភ្ជាប់សមាសភាគប្រព័ន្ធ Intel Stratix® 10 eSRAM IP នៅក្នុងឧបករណ៍អ្នករចនាវេទិកា។ | ការធ្វើឱ្យប្រសើរឡើង IP គឺស្រេចចិត្តនៅក្នុងកម្មវិធី Intel Quartus Prime Pro Edition កំណែ 22.3 ។
|
eSRAM Intel FPGA IP v19.1.5
តារាង 7. v19.1.5 2020.10.12
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 20.3 | បានធ្វើបច្ចុប្បន្នភាពការពិពណ៌នាសម្រាប់ បើករបៀបថាមពលទាប នៅក្នុងកម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រ IP របស់ eSRAM Intel FPGA ។ | — |
eSRAM Intel FPGA IP v19.1.4
តារាង 8. v19.1.4 2020.08.03
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 20.2 | បានប្តូរឈ្មោះ I/O PLL fileឈ្មោះដើម្បីបដិសេធសារព្រមានពី IOPLL file.
ប្រសិនបើ eSRAMs ទាំងពីរមានប៉ារ៉ាម៉ែត្រ PLL ដូចគ្នា (ប្រេកង់នាឡិកាយោង PLL និងប្រេកង់នាឡិកាដែលចង់បាន PLL) សារព្រមានអាចត្រូវបានមិនអើពើ។ ប្រសិនបើ eSRAMs ទាំងពីរមានប៉ារ៉ាម៉ែត្រ PLL ផ្សេងគ្នា បន្ទាប់ពីការចងក្រង ពួកគេនឹងត្រូវបានកំណត់ទៅជាប្រេកង់ PLL ដូចគ្នាដែលបានយកចេញពីប៉ារ៉ាម៉ែត្រ eSRAM Intel FPGA IP មួយ។ យោងទៅ របាយការណ៍របស់ Quartus Fitter ➤ ផែនការ Stage ➤ សេចក្តីសង្ខេបនៃការប្រើប្រាស់ PLL ដើម្បីសង្កេតមើលប្រេកង់ eSRAM IOPLL ដែលបានអនុវត្ត។ ការធ្វើបច្ចុប្បន្នភាព IP គឺចាំបាច់នៅពេលដែលប៉ារ៉ាម៉ែត្រ PLL សម្រាប់ eSRAM ទាំងពីរខុសគ្នា។ |
— |
eSRAM Intel FPGA IP v19.1.3
តារាង 9. v19.1.3 2019.10.11
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 19.3 | បានធ្វើបច្ចុប្បន្នភាពការពិពណ៌នាសម្រាប់ ប្រេកង់នាឡិកាយោង PLL នៅក្នុងកម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រ IP របស់ eSRAM Intel FPGA ។ | — |
eSRAM Intel FPGA IP v18.1
តារាង 10. v18.1 2018.10.03
| កំណែ Intel Quartus Prime | ការពិពណ៌នា | ផលប៉ះពាល់ |
| 18.1 | បានលុបការចុះឈ្មោះ HIPI សម្រាប់ iopl_lock2core_reg ។ | អ្នកអាចធ្វើឱ្យប្រសើរឡើង IP ស្នូលរបស់អ្នក។ |
eSRAM Intel FPGA IP v18.0
តារាង 11. v18.0 ឧសភា 2018
| ការពិពណ៌នា | ផលប៉ះពាល់ |
| បានប្តូរឈ្មោះស្នូល eSRAM IP ដើមទៅជា eSRAM Intel FPGA IP តាមការប្តូរឈ្មោះរបស់ Intel ។ | — |
បានបន្ថែមសញ្ញាចំណុចប្រទាក់ថ្មី៖
ស្ថានភាពចាក់សោ eSRAM IOPLL ។ |
— |
ព័ត៌មានពាក់ព័ន្ធ
- ការណែនាំអំពី Intel FPGA IP Cores
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់អង្គចងចាំបង្កប់ Intel Stratix 10
- Errata សម្រាប់ស្នូល IP ផ្សេងទៀតនៅក្នុងមូលដ្ឋានចំណេះដឹង
ដើម eSRAM IP Core v17.1
តារាង 12. v17.1 ខែវិច្ឆិកា 2017
| ការពិពណ៌នា | ផលប៉ះពាល់ |
| ចេញផ្សាយដំបូង។ ស្នូល IP នេះមាននៅក្នុងឧបករណ៍ Intel Stratix 10 ប៉ុណ្ណោះ។ | — |
ព័ត៌មានពាក់ព័ន្ធ
- ការណែនាំអំពី Intel FPGA IP Cores
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់អង្គចងចាំបង្កប់ Intel Stratix 10
- Errata សម្រាប់ស្នូល IP ផ្សេងទៀតនៅក្នុងមូលដ្ឋានចំណេះដឹង
Intel Stratix 10 Embedded Memory User Guide Archives
សម្រាប់កំណែចុងក្រោយបំផុត និងមុននៃការណែនាំអ្នកប្រើប្រាស់នេះ សូមមើលមគ្គុទ្ទេសក៍អ្នកប្រើអង្គចងចាំ Intel® Stratix® 10 ។ ប្រសិនបើ IP ឬកំណែកម្មវិធីមិនត្រូវបានរាយបញ្ជី ការណែនាំអ្នកប្រើប្រាស់សម្រាប់ IP ឬកំណែកម្មវិធីពីមុនត្រូវបានអនុវត្ត។
eSRAM Intel® FPGA IP កំណត់ចំណាំការចេញផ្សាយ
ឯកសារ/ធនធាន
 |
Intel eSRAM Intel FPGA IP [pdf] ការណែនាំអ្នកប្រើប្រាស់ eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
